申请/专利权人：浙江朗德电子科技有限公司

申请日：2024-04-01

公开（公告）日：2024-07-05

公开（公告）号：CN118299424A

主分类号：H01L29/78

分类号：H01L29/78;H01L29/66;H01L29/423;H01L29/417;H01L29/06

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.07.23#实质审查的生效;2024.07.05#公开

摘要：本申请涉及一种全环栅MOSFET制备方法，其主要包括以下步骤：S1：提供基体；S2：沟道形成，刻蚀半导体层形成源区、漏区以及纳米线沟道；S3：刻蚀绝缘介质层，通过湿法工艺针对绝缘介质层进行刻蚀，使纳米线沟道与绝缘介质层没有物理接触；S4：生成绝缘层；S5：形成栅极；S6：掺杂源区与漏区；S7：沉积钝化层；S8：形成源极和漏极；S9：形成气敏层。还涉及一种全环栅MOSFET，应用于气敏传感器，其纳米线沟道与绝缘介质层没有物理接触，栅极将纳米线沟道完全包裹。栅极呈长条状，栅极远离纳米线沟道的一侧设置有气敏层。本申请具有简化栅极结构复杂度的效果。

主权项：1.一种全环栅MOSFET制备方法，其特征在于：主要包括以下步骤：S1：提供基体，所述基体依次包括衬底（100）、绝缘介质层（200）和半导体层（300）；S2：沟道形成，对基体的半导体层（300）进行刻蚀，半导体层（300）保留的部分形成源区（300b）、漏区（300c）以及纳米线沟道（300a），所述源区（300b）连接于纳米线沟道（300a）的一侧，漏区（300c）连接于纳米线沟道（300a）的另一侧；S3：刻蚀绝缘介质层（200），通过湿法工艺针对绝缘介质层（200）进行刻蚀，保留部分绝缘介质层（200）以覆盖衬底（100），以使纳米线沟道（300a）与绝缘介质层（200）没有物理接触；S4：生成绝缘层（400），于纳米线沟道（300a）、源区（300b）以及漏区（300c）外表面沉积或者生长形成绝缘层（400）；S5：形成栅极（500），沉积多晶硅层，再通过光刻工艺、干法刻蚀工艺刻蚀多晶硅层，保留的多晶硅层将纳米线沟道（300a）完全包裹形成栅极（500）；S6：掺杂源区与漏区，通过自对准方法针对源区（300b）与漏区（300c）进行离子注入并退火，同时利用栅极（500）多晶硅阻挡纳米线沟道（300a）避免离子注入；S7：沉积钝化层（600）；S8：形成源极（801）和漏极（802），针对钝化层（600）与绝缘层（400）进行刻蚀形成源极孔（701）、漏极孔（702）以及栅极孔（703），然后沉积金属，于源区（300b）和漏区（300c）表面分别形成源极（801）和漏极（802）；S9：形成气敏层（900），通过沉积工艺于栅极孔（703）处成气敏层（900）。

全文数据：

权利要求：

百度查询： 浙江朗德电子科技有限公司 一种全环栅MOSFET及其制备方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD