买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

摘要：本发明公开了一种采用CMOS工艺的芯片内部RC时间常数校正电路，包括开关电容电路、第一镜像电流源、第二镜像电流源、运算放大器、可变电容控制逻辑电路。本发明的RC时间常数校正电路利用了开关电容的等效电阻特性来产生等效的平均电流对固定电容充电后的电压，和经过多晶硅电阻固定电流对固定电容充电后的电压进行比较，来调节可变电容的控制位，从而使得芯片内部RC常数在不同的PVT条件下自动校正到设计的目标值。这种方式不需要额外的时钟，而且电路简单可靠，是一种非常有用的CMOS工艺芯片内部RC时间常数校正电路。

主权项：1.一种采用CMOS工艺芯片内部的RC时间常数校正电路，其特征在于：包括开关电容电路、第一镜像电流源、第二镜像电流源、运算放大器、可变电容控制逻辑电路；所述开关电容电路包括第一电路和时钟控制充电开关SW1，所述第一电路包括并联连接的可变电容Cx和时钟控制放电开关SW2，所述时钟控制充电开关SW1与所述第一电路串联；所述第一镜像电流源包括第一PMOS晶体管P1和第二PMOS晶体管P2，所述第一PMOS晶体管P1的G极与所述第二PMOS晶体管P2的G极连接，所述第一PMOS晶体管P1的S极与所述第二PMOS晶体管P2的S极均连接VBAT端，所述第二PMOS晶体管P2的G极和D极连接，所述第二PMOS晶体管P2的D极通过电阻Rx连接VGND端，所述第一PMOS晶体管P1的D极连接N1端并通过并联连接的电容C1和时钟控制开关SW3连接所述VGND端；所述第二镜像电流源包括第四PMOS晶体管P4和第三PMOS晶体管P3，所述第四PMOS晶体管P4的G极与所述第三PMOS晶体管P3的G极连接，所述第四PMOS晶体管P4的S极与所述第三PMOS晶体管P3的S极均连接所述VBAT端，所述第三PMOS晶体管P3的G极和D极连接，所述第三PMOS晶体管P3的D极通过所述开关电容电路连接所述VGND端，所述第四PMOS晶体管P4的D极连接N2端并通过并联连接的电容C2和时钟控制开关SW4连接所述VGND端；所述电容C1和电容C2为固定电容；所述运算放大器包括正相输入端、反相输入端、正输出端和负输出端，所述正相输入端连接所述N1端，所述反相输入端连接所述N2端，所述正输出端和负输出端通过所述可变电容控制逻辑电路连接所述可变电容Cx；所述可变电容Cx包括N个电容Cxi，N个电容Cxi均并联连接，其中，i＝0,1…N-1，电容Cxi的电容值与电容Cxi-1的电容值的比为2。

全文数据：一种采用CMOS工艺芯片内部的RC时间常数校正电路技术领域[0001]本发明涉及一种采用CMOS工艺芯片内部的RC时间常数校正电路。背景技术[0002]在CMOS工艺芯片内部模拟滤波器或连续时间模数转换器的设计中，经常采用RC来设置滤波器模块传输函数的零点，极点或带宽等参数，所以RC常数保持稳定，对系统的性能影响非常大，特别在电路环境变化的情形，如PVT工艺，电压和温度）。[0003]一个自动校正RC常数的电路能保证电路系统在变化的环境下仍能稳定地工作。但当前的RC常数校正电路，往往需要比较器，参考电压，参考时钟和分频器，输入信号激励等额外的设置，这样实现和测试起来比较麻烦，需要的外接信号和模块也比较多。[0004]因此，需要一种新的RC时间常数校正电路来解决上述问题。发明内容[0005]本发明要解决的技术问题是提供一种效果更好的采用CMOS工艺芯片内部的RC时间常数校正电路。[0006]为了解决上述技术问题，本发明的采用CMOS工艺芯片内部的RC时间常数校正电路采用的技术方案如下。[0007]一种采用CMOS工艺芯片内部的RC时间常数校正电路采用CMOS工艺芯片内部的RC时间常数校正电路包括开关电容电路、第一镜像电流源、第二镜像电流源、运算放大器、可变电容控制逻辑电路；[0008]所述开关电容电路包括第一电路和时钟控制充电开关SW1，所述第一电路包括并联连接的可变电容Cx和时钟控制放电开关SW2,所述时钟控制开关SW1与所述第一电路串联；[0009]所述第一镜像电流源包括第一PM0S晶体管P1和第二PM0S晶体管P2,所述第一PM0S晶体管P1的G极与所述第二PM0S晶体管P2的G极连接，所述第一PM0S晶体管P1的S极与所述第二PM0S晶体管P2的S极均连接VBAT端，所述第二PM0S晶体管P2的G极和D极连接，所述第二PM0S晶体管P2的D极通过电阻Rx连接VGND端，所述第一PM0S晶体管P1的D极连接N1端并通过并联连接的电容C1和时钟控制开关SW3连接所述VGND端；[0010]所述第二镜像电流源包括第四PM0S晶体管P4和第三PM0S晶体管P3,所述第四PM0S晶体管P4的G极与所述第三PM0S晶体管P3的G极连接，所述第四PM0S晶体管P4的S极与所述第三PM0S晶体管P3的S极均连接所述VBAT端，所述第三PM0S晶体管P3的G极和D极连接，所述第三PM0S晶体管P3的D极通过所述开关电容电路连接所述VGND端，所述第四PM0S晶体管P4的D极连接N2端并通过并联连接的电容C2和时钟控制开关SW4连接所述VGND端；[0011]所述运算放大器包括正相输入端、反相输入端、正输出端和负输出端，所述正相输入端连接所述N1端，所述反相输入端连接所述N2端，所述正输出端和负输出端通过可变电容控制逻辑电路连接所述可变电容Cx。[0012]更进一步的，所述可变电容Cx包括N个电容Ci，N个电容Ci均并联连接，其中，i=0，1…N-1〇[0013]更进一步的，电容ci的电容值与电容Ci-1的电容值的比为2^=4,各路控制开关分别为K3，K2，Kl，K0，电容C3，C2，Cl，C0大小值分别为8x，4x，2x，x，其中，8x为电容正常对应的值，其它电容大小按比例来取值。[0014]更进一步的，所述电阻Rx为CMOS工艺多晶硅电阻。[0015]更进一步的，所述运算放大器为差分运算放大器。运算放大器其输出为加和减两个信号。[0016]更进一步的，所述电容C1和电容C2为固定电容。电容C1和电容C2为固定电容，时钟为系统负时钟信号。[0017]更进一步的，所述电容C1和电容C2相同。[0018]更进一步的，所述可变电容控制逻辑电路包括N个控制开关Ki，第i个所述控制开关Ki与第i个所述电容Ci串联，其中，i=0，l〜N-l。可变电容控制逻辑电路利用与电容Ci串联的控制开关Ki来控制可变电容Cx的大小。[0019]更进一步的，N为4、5或6。将可变电容控制逻辑电路的控制逻辑位选为4、5或6,从而控制可变电容Cx的精度。[0020]有益效果:本发明的采用CMOS工艺芯片内部的RC时间常数校正电路利用了开关电容的等效电阻特性来产生等效的平均电流对固定电容充电后的电压，和经过多晶硅电阻固定电流对固定电容充电后的电压进行比较，来调节可变电容的控制位，从而使得RC在不同的PVT条件下自动校正到设计的目标值。这种方式不需要额外的时钟，而且电路简单可靠，是一种非常有用的RC时间常数校正电路。附图说明[0021]图1是采用CMOS工艺芯片内部的RC时间常数校正电路的结构示意图；[0022]图2是可变电容内部结构N二4;[0023]图3是控制开关所采用的系统时钟和其反向时钟波形；[0024]图4是可变电容控制逻辑校正过程；[0025]图5是RC时间常数校正电路运算放大器输入端的电压随可变电容控制位的变化。具体实施方式[0026]下文是举实施例配合附图方式进行详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构运作的描述非用以限制其执行的顺序，任何由组件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。[0027]请参阅图1、图2，图3，图4和图5所示，本发明的采用CMOS工艺芯片内部的RC时间常数校正电路，包括开关电容电路、第一镜像电流源、第二镜像电流源、运算放大器、可变电容控制逻辑电路；[0028]开关电容电路包括第一电路和时钟控制充电开关SW1，第一电路包括并联连接的可变电容Cx和时钟控制放电开关SW2,时钟控制开关SW1与第一电路串联；[0029]第一镜像电流源包括第一PM0S晶体管P1和第二PM0S晶体管P2,第一PM0S晶体管Pi的G极与第二PMOS晶体管P2的G极连接，第一PMOS晶体管P1的S极与第二PMOS晶体管P2的S极均连接VBAT端，第二PM0S晶体管P2的G极和D极连接，第二PM0S晶体管P2的D极通过电阻RX连接VGND端，第一PMOS晶体管P1的D极连接N1端并通过并联连接的电容C1和时钟控制开关SW3连接VGND端；[0030]第二镜像电流源包括第四PM0S晶体管P4和第三PM0S晶体管P3,第四PM0S晶体管P4的G极与第三PM0S晶体管P3的G极连接，第四PMOS晶体管P4的S极与第三PM0S晶体管P3的S极均连接VBAT端，第三PM0S晶体管P3的G极和D极连接，第三PM0S晶体管P3的D极通过开关电容电路连接VGND端，第四PMOS晶体管P4的D极连接N2端并通过并联连接的电容C2和时钟控制开关SW4连接VGND端；[0031]运算放大器包括正相输入端、反相输入端、正输出端和负输出端，正相输入端连接N1端，反相输入端连接N2端，正输出端和负输出端通过可变电容控制逻辑电路连接可变电容Cx。[0032]优选的，可变电容Cx包括N个电容Ci，N个电容Ci均并联连接，其中，i二〇，1...N-l。电容是需要校正的CMOS电容，由总共N位来控制电容值的大小，控制信号分别为时钟和相应的负时钟对应的数字信号。[0033]优选的，电容Ci的电容值与电容Ci-1的电容值的比为2。[OO39]优选的，N为4、5或6。将可变电容控制逻辑电路的控制逻辑位选为4、5或6,从而控制可变电容Cx的精度。[0040]本发明的采用CMOS工艺芯片内部的RC时间常数校正电路利用了开关电容的等效电阻特性来产生等效的平均电流对固定电容充电后的电压，和经过多晶硅电阻固定电流对固定电容充电后的电压进行比较，来调节可变电容的控制位，从而使得RC在不同的PVT条件下自动校正到设计的目标值。这种方式不需要额外的时钟，而且电路简单可靠，是一种非常有用的RC时间常数校正电路。[0041]实施例1:[0042]如图1所示，本发明的采用CMOS工艺芯片内部的RC时间常数校正电路包括开关电容电路、第一镜像电流源、第二镜像电流源、运算放大器、可变电容控制逻辑电路、电阻Rx、可变电容Cx、固定电容Cl、固定电容C2、时钟控制开关SW1，、时钟控制开关S\?2、时钟控制开关SW3和时钟控制开关SW4。[0043]在图1中，时钟控制开关SW1、时钟控制开关SW2和可变电容Cx构成开关电容电路，用来模拟等效电阻，在合适的频率最后阻值等于电阻Rx。该频率等于：[0044]f=lRxCx[0045]根据目标RxCx常数值，选取合适的频率f。通常的情形是，固定Rx不变，选取合适的Cx并进行比例变换，使得所得到的频率值为系统已有的时钟频率。这样不需要系统额外生成时钟来对RxCx进行校正。另外对RxCx进行校正时，选择对Cx进行校正而Rx保持不变。Cx的校正通过N比特控制位逐渐调整来完成，如图2所示，当相应的控制位为1导致控制开关K闭合时，该电容并入;而控制位为0时控制开关断开，相应的电容不起作用。[0046]选好频率为f的时钟CK，另外产生它的反向时钟CKB，如图3所示。[0047]在系统上电工作初始阶段，重置系统使得所有逻辑清零。另外设置可变电容控制位的默认值为最高位为1而其它位为0,即1000...N位。[0048]系统开始工作后，在时钟负周期，电容C1和电容C2分别通过开关SW3和SW4短接到地；在时钟正周期时，电源电压VBAT分别对电容C1和电容C2通过第一镜像电流源的第一PM0S晶体管P1和第二镜像电流源的第四PMOS晶体管P4进行充电；第一镜像电流源的左边电流是右边的两倍，由电阻Rx决定，而第二镜像电流源的平均电流由时钟控制开关SW1、时钟控制开关SW2和可变电容Cx组成的开关电容电路决定，左边电流和右边电流相等。[0049]如果CxlfRx，通过开关电容电路的平均电流大于通过Rx的电流，导致电容C2充电更快从而充电结束时其电压高于C1电压，使得放大器的输出SUB为高电平，从而使得可变电容控制位及Cx值减少;相反如果CxlAfRx，放大器的输出ADD为高电平，从而使得可变电容控制位及Cx值增加;两种情形都使得N2时钟过后，可变电容控制位使得Cx的值逼近1fRx〇[0050]在N2个时钟周期结束时，可变电容控制位的值即为对RxCx常数校正的最后值;记录保持该值到寄存器，并关掉校正电路电流和时钟以节省功耗。[0051]图4显示了可变电容控制逻辑的校正过程（以N=4为例）。最开始系统重置后，控制位13、12、11、10置为1000，也就是设置0义=8又的值;接下来的时钟周期可变电容控制逻辑进入校正过程，如果ADD=1，SUB=0，则控制逻辑K3K2K1K0的值加1;如果ADD=0，SUB=1,则控制逻辑13、12、11、10的值减1;这个过程重复直至13、12、11、10联系三个时钟周期变化不超过1，然后保存该值，校正过程结束。[0052]图5是RC时间常数校正电路运算放大器输入端的电压随可变电容控制位的变化。在正常工艺条件下随着可变电容控制逻辑输出回复到1000,运算放大器正输入端和负输入端的输入电平差值也逐渐接近于零。[0053]发明原理：[0054]对于两个相同的电容C1和C2,在系统时钟负半周期放电完毕后，两个电容上面的电位都等于零;在系统正半周期，电源对两个电容进行充电；充电的电流大小，取决于第一镜像电流源和第二镜像电流源提供的电流大小;对于第一镜像电流源，在系统正半时钟周期内，电流大小等于[0055]11=VbatRx[0056]式中，Vbat为VBAT端的电压，Rx为电阻Rx的电阻。[0057]对于第二镜像电流源，由于开关电容的等效电阻等于[0058]Re=lfCx[0059]式中，f为系统时钟频率，Cx为可变电容Cx的电容。[0060]因此，I2=VbatRe=Vbat*fCx[0061]最后平衡时，第一镜像电流源的平均电流和第二镜像电流源的平均电流相等，[0062]11=12[0063]所以[0064]VbatRx=Vbat*fCx[0065]因此，[0066]RxCx=lf[0067]也就是校正后的RC时间常数等于系统时钟的周期。[0068]工作时候选取系统时钟周期T为RxCx，启动N2个时钟周期后所得到的可变电容控制位的值即为最后所需的校正值。[0069]本发明公开了一种采用CMOS工艺实现的简单可靠的电阻电容RC常数校正电路。在连续时间电路如滤波器和模数转换器中，RC常数往往决定了传输函数的零点，极点和带宽等关键参数，因此保持RC常数相对于PVT工艺，电压和温度）的稳定性非常重要，从而产生了各种RC常数的校正电路。然而当前的RC常数校正电路大多数太复杂，需要额外的激励电路，时钟和分频器等。本发明的RC常数校正电路包括开关电容电路、第一镜像电流源、第二镜像电流源、运算放大器、可变电容控制逻辑电路、电阻Rx、可变电容以、固定电容C1、固定电容C2和时钟控制开关swi，SW2，SW3和SW4。[0070]本发明的采用CMOS工艺芯片内部的RC时间常数校正电路利用了开关电容的等效电阻特性来产生等效的平均电流对固定电容充电后的电压，和经过多晶硅电阻固定电流对固定电容充电后的电压进行比较，来调节可变电容的控制位，从而使得RC在不同的PVT条件下自动校正到设计的目标值。这种方式不需要额外的时钟，而且电路简单可靠，是一种非常有用的RC时间常数校正电路。

权利要求：1.一种采用CMOS工艺芯片内部的RC时间常数校正电路，其特征在于:包括开关电容电路、第一镜像电流源、第二镜像电流源、运算放大器、可变电容控制逻辑电路；所述开关电容电路包括第一电路和时钟控制充电开关SW1，所述第一电路包括并联连接的可变电容Cx和时钟控制放电开关SW2,所述时钟控制开关SW1与所述第一电路串联；所述第一镜像电流源包括第一PM0S晶体管P1和第二PM0S晶体管P2，所述第一PM0S晶体管P1的G极与所述第二PM0S晶体管P2的G极连接，所述第一PM0S晶体管P1的S极与所述第二PM0S晶体管P2的S极均连接VBAT端，所述第二PM0S晶体管P2的G极和D极连接，所述第二PM0S晶体管P2的D极通过电阻RX连接VGND端，所述第一PM0S晶体管P1的D极连接N1端并通过并联连接的电容C1和时钟控制开关SW3连接所述VGND端；所述第二镜像电流源包括第四PM0S晶体管P4和第三PM0S晶体管P3,所述第四PM0S晶体管P4的G极与所述第三PM0S晶体管P3的G极连接，所述第四PM0S晶体管P4的S极与所述第三PM0S晶体管P3的S极均连接所述VBAT端，所述第三PM0S晶体管P3的G极和D极连接，所述第三PM0S晶体管P3的D极通过所述开关电容电路连接所述VGND端，所述第四PM0S晶体管P4的D极连接N2端并通过并联连接的电容C2和时钟控制开关SW4连接所述VGND端；所述运算放大器包括正相输入端、反相输入端、正输出端和负输出端，所述正相输入端连接所述N1端，所述反相输入端连接所述N2端，所述正输出端和负输出端通过所述可变电容控制逻辑电路连接所述可变电容Cx。2.如权利要求1所述的采用CMOS工艺芯片内部的队时间常数校正电路，其特征在于:所述可变电容Cx包括N个电容Ci，N个电容Ci均并联连接，其中，丨二0，1…^1。,3.如权利要求2所述的采用CMOS工艺芯片内部的RC时间常数校正电路，其特征在于：电容Ci的电容值与电容Ci-1的电容值的比为2。4.如权利要求1所述的采用CMOS工艺芯片内部的此时间常数校正电路，其特征在于:所述电阻Rx为CMOS工艺多晶硅电阻。、、,5.如权利要求1所述的采用CMOS工艺芯片内部的此时间常数校正电路，其特征在于’所述运算放大器为差分运算放大器。、、，i^^6.如权利要求1腿的賴GMGS工艺芯片内部的赠间常胁正电路…特征在于:所述电容C1和电容C2为固定电容。7.如权利要求1所述的采用CMOS工艺芯片内部的此时间常数校正电路，、特征在于:所述电容C1和电容C2相同。~+8.如权利要求2所述的采用CMOS工艺芯片内部的此时间^常数校正电所述可变电雜輕辑祕傭N个獅开关KiJi个臟㈣开关Kl如11所越谷Cl串滕甘中i=〇1•••N—1〇9’•如权利要求8所述的工2芯片内__•间常数校正祕，其特征在于:N为4、5或6。

百度查询： 杨俊杰 杨柳 一种采用CMOS工艺芯片内部的RC时间常数校正电路