申请/专利权人:中国科学院上海微系统与信息技术研究所;上海华力微电子有限公司
申请日:2020-12-31
公开(公告)日:2024-07-05
公开(公告)号:CN112836812B
主分类号:G06F17/40
分类号:G06F17/40;G06N3/063;H01L29/788
优先权:
专利状态码:有效-授权
法律状态:2024.07.05#授权;2021.06.11#实质审查的生效;2021.05.25#公开
摘要:本发明提供了一种基于浮栅晶体管的神经元网络,包括多节点输入单元:所述多节点输入单元包括一多输入端浮栅晶体管,多输入端浮栅晶体管的多个栅极输入端分别连接外部的多个仿生传感器输入信号,源极接地,漏极作为所述神经元网络的输出端。本发明给出了一种全新的电子传入神经元实现架构。该架构面向硬件神经形态神经网络的应用,实现了模拟信号到神经元信号的转换,具有结构简单、功能多、功耗低等优点,更加适应于神经元网络。
主权项:1.一种基于浮栅晶体管的神经元网络,其特征在于,包括多节点输入单元:所述多节点输入单元包括一多输入端浮栅晶体管,多输入端浮栅晶体管的多个栅极输入端分别连接外部的多个仿生传感器输入信号,源极接地,漏极作为所述神经元网络的输出端;所述多节点输入单元的由多输入端浮栅晶体管是全耗尽SOI材料作为衬底的多输入端浮栅晶体管;所述晶体管包括衬底、衬底表面的埋层氧化物、以及埋层氧化表面的顶层硅,所述顶层硅通过掺杂形成源、漏、以及源漏之间的采用薄膜硅料形成的导电沟道;导电沟道的表面设置栅极以及栅极表面的浮栅,在顶层硅上通过掺杂直接形成源、漏、以及导电沟道,并直接形成晶体管之间的串联。
全文数据:
权利要求:
百度查询: 中国科学院上海微系统与信息技术研究所 上海华力微电子有限公司 基于浮栅晶体管的神经元网络
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。