申请/专利权人：台湾积体电路制造股份有限公司

申请日：2018-01-15

公开（公告）日：2024-07-02

公开（公告）号：CN109841672B

主分类号：H01L29/423

分类号：H01L29/423;H01L29/78

优先权：["20171129 US 15/825,513"]

专利状态码：有效-授权

法律状态：2024.07.02#授权;2020.12.15#实质审查的生效;2019.06.04#公开

摘要：本揭露提供一种具有减少的寄生电容的鳍状场效晶体管装置。所述鳍状场效晶体管装置包括具有至少一鳍的半导体基材和横跨此至少一鳍的栅极结构。所述栅极结构包括二个栅极堆叠、栅极隔离结构和二个间隙壁。所述栅极隔离结构是设于栅极堆叠之间并与栅极堆叠相接。所述间隙壁夹设栅极堆叠和栅极隔离结构。间隙壁包含二个第一部分和一个第二部分，其中第一部分接触栅极堆叠，第二部分接触栅极隔离结构，且第一部分夹设第二部分。间隙壁的第一部分的材料与间隙壁的第二部分的材料不同。

主权项：1.一种具有减少的寄生电容的鳍状场效晶体管装置，其特征在于，包含：一半导体基材，具有至少一鳍；一栅极结构，横跨该至少一鳍，其中该栅极结构包含：二个栅极堆叠；一栅极隔离结构，设于所述栅极堆叠之间并与所述栅极堆叠相接；以及二个间隙壁，夹设所述栅极堆叠和该栅极隔离结构，所述间隙壁包含二个第一部分和一第二部分，其中所述第一部分接触所述栅极堆叠，该第二部分接触该栅极隔离结构，且所述第一部分夹设该第二部分，其中所述间隙壁的所述第一部分的一材料与所述间隙壁的该第二部分的一材料不同。

全文数据：具有减少的寄生电容的鳍状场效晶体管装置技术领域本揭露是有关于一种鳍状场效晶体管装置及其制造方法，且特别是有关于通过氧化处理来获得具有减少的寄生电容的鳍状场效晶体管装置及其制造方法。背景技术半导体集成电路工业历经快速的成长。在集成电路的演进过程中，功能密度定义为每个晶片区域的内连装置的数量也逐渐增加，但几何尺寸即使用制程可制得的最小元件或线减少。尺寸缩减制程通常提供增加生产效能及降低相关成本的优点。但是，此尺寸缩减增加了加工和制造集成电路的复杂度。为了实现上述的进步，需要在集成电路的制造上有相应的发展。例如：当半导体集成电路工业演进至纳米科技制程节点，以追求更高的装置密度、更高的效能和较低的成本，源于制造和设计的挑战致使如鳍状场效晶体管FinFET装置的三维3D装置的发展。鳍状场效晶体管装置的优点包括减少短通道效应和较高的电流。然而，典型的鳍状场效晶体管装置和鳍状场效晶体管装置的制造方法无法完全满足所有层面。发明内容根据本揭露的一个实施例，本揭露提供一个鳍状场效晶体管装置。所述鳍状场效晶体管装置包括具有至少一鳍的半导体基材和横跨此至少一鳍的栅极结构。所述栅极结构包括二个栅极堆叠、栅极隔离结构和二个间隙壁。所述栅极隔离结构是设于栅极堆叠之间并与栅极堆叠相接。所述间隙壁夹设栅极堆叠和栅极隔离结构。间隙壁包含二个第一部分和一个第二部分，其中第一部分接触栅极堆叠，第二部分接触栅极隔离结构，且第一部分夹设第二部分。间隙壁的第一部分的材料与间隙壁的第二部分的材料不同。附图说明通过以下详细说明并配合附图阅读，可更容易理解本揭露。在此强调的是，按照产业界的标准做法，各种特征并未按比例绘制，仅为说明的用。事实上，为了清楚的讨论，各种特征的尺寸可任意放大或缩小。图1A为根据本揭露的一些实施例绘示鳍状场效晶体管装置的示意三维图；图1B为根据本揭露的一些实施例绘示鳍状场效晶体管装置的示意上视图；图1C为根据本揭露的一些实施例绘示鳍状场效晶体管装置的示意三维图；图2A至图2K为根据本揭露的一些实施例绘示鳍状场效晶体管装置的制造方法的中间制程的示意三维图；图2J’为沿图2J的线L21-L21’所示的鳍状场效晶体管的剖面图；图2J”为沿图2J的线L22-L22’所示的鳍状场效晶体管的剖面图；图3为根据本揭露的一些实施例绘示鳍状场效晶体管装置的制造方法的流程图；图4A至图4M为根据本揭露的一些实施例绘示鳍状场效晶体管装置的制造方法的中间制程的示意三维图；图4K’为沿图4K的线L41-L41’所示的区域R-核芯的剖面示意图；图4K”为沿图4K的线L42-L42’所示的区域R-IO的剖面示意图；图4L’为沿图4K的线L41-L41’所示的区域R-核芯的剖面示意图；图4L”为沿图4K的线L42-L42’所示的区域R-IO的剖面示意图；图5为根据本揭露的一个实施例绘示鳍状场效晶体管的制造方法的流程图。具体实施方式下面的揭露提供了许多不同的实施例或例示，用于实现本揭露的不同特征。部件和安排的具体实例描述如下，以简化本揭露的揭露。当然，这些是仅仅是例示并且不意在进行限制。例如，在接着的说明中叙述在第二特征上方或上形成第一特征可以包括在第一和第二特征形成直接接触的实施例，并且还可以包括一附加特征可以形成第一特征的形成第一和第二特征之间的实施例，从而使得第一和第二特征可以不直接接触。此外，本公开可以在各种例示重复元件符号和或字母。这种重复是为了简化和清楚的目的，并不在本身决定所讨论的各种实施例和或配置之间的关系。此外，空间相对术语，如“之下”、“下方”、“低于”、“上方”、“高于”等，在本文中可以用于简单说明如图中所示元件或特征对另一元件多个或特征多个特征的关系。除了在附图中描述的位向，空间相对术语意欲包含元件使用或步骤时的不同位向。元件可以其他方式定位旋转90度或者在其它方位，并且本文中所使用的相对的空间描述，同样可以相应地进行解释。可由任何适合的方法图案化鳍。例如：可使用一或多个光微影制程图案化鳍，包括二重图案化或多重图案化制程。一般而言，相较于使用单一直接的光微影制程可得到的图案，二重图案化或多重图案化制程结合光微影和自对准制程，使得预定产生的图案可例如具有较小的间距。例如：在一实施例中，牺牲层形成于基材上方，并使用光微影制程图案化牺牲层。使用自对准制程沿图案化的牺牲层形成间隙壁。然后移除牺牲层，而保留下来的间隙壁可接着用来图案化鳍。本揭露的实施例指出一种具有减少的寄生电容的鳍状场效晶体管装置以及鳍状场效晶体管装置的制造方法。在鳍状场效晶体管装置的制造方法中，首先提供具有鳍状结构的半导体基材。然后，介电层和虚设栅极结构是依序形成于半导体基材上。所述虚设栅极结构包括二个间隙壁、设置于上述间隙壁之间的二个虚设栅极堆叠，以及设于虚设栅极堆叠之间的栅极隔离结构。然后，移除虚设栅极堆叠，以暴露出部分介电层和暴露出间隙壁的部分侧壁。然后，对介电层暴露出的部分和间隙壁的上述部分实施氧化处理。因为氧化介电层暴露出的部分，介电层的品质可获得改善。再者，因为氧化间隙壁的一部分，可降低间隙壁的此部分的介电常数，以减少鳍状场效晶体管装置的寄生电容。请参考图1A，图1A为根据本揭露的一些实施例绘示鳍状场效晶体管FinFET装置100的示意三维图。鳍状场效晶体管装置100包括半导体基材110、装置隔离结构120、介电层130、二个间隙壁140、栅极堆叠150、栅极隔离结构160和源极漏极170。半导体基材110具有至少一个鳍。如图1A所示，半导体基材110包括底部112和位于底部112上的四个鳍114。半导体基材110可为半导体材料，且半导体基材110可包括多个结构，例如包含：梯度层或埋入氧化物层。在一些实施例中，半导体基材110包括未掺杂或掺杂例如p型、n型或其组合的块状硅bulksilicon。也可使用其他适用于半导体装置制造的材料。其他材料如锗、石英、蓝宝石和玻璃都可选择性地用于半导体基材110。选择性地，半导体基材110可为绝缘层上半导体semiconductor-on-insulator；SOI基材的主动层或如形成于大块硅层上的硅锗层的多层结构。装置隔离结构120是设置在半导体基材110上。在一些实施例中，装置隔离结构120为浅沟渠隔离区，且其是通过化学气相沉积技术来形成，所述化学气相沉积技术是使用四乙氧基硅烷tetra-ethyl-ortho-silicate；TEOS和氧气做为前驱物。在一些实施例中，装置隔离结构120是通过在装置隔离结构120中植入如氧、氮、碳或其类似物的离子而形成。在其他实施例中，装置隔离结构120为绝缘层上半导体晶圆的绝缘层。介电层130是设置于半导体基材110上，以覆盖半导体基材110的鳍。介电层130可由高介电常数材料形成，如氧化镧、氧化铝、氧化铪、氮氧化铪、氧化锆或上述的任意组合。此外，也可使用二氧化硅、氮氧化硅及或高介电常数材料的任意组合做为介电层130。间隙壁140设置于介电层130上，并夹设栅极堆叠150和栅极隔离结构160，因此包含间隙壁140、栅极堆叠150和栅极隔离结构160的栅极结构是形成于介电层130上方并横跨鳍114。栅极隔离结构160设置于栅极堆叠150之间并与栅极堆叠150相接，以使栅极堆叠150彼此隔离。在一些实施例中，栅极堆叠150为高介电常数金属栅极结构。例如：栅极堆叠150的每一者包括高介电常数层152和金属栅极电极154。然而，本揭露的实施例并不限于此。此外，在一些实施例中，栅极隔离结构160是由氮化物所形成，但本揭露的实施例并不限于此。源极漏极170是设置在半导体基材110的鳍上并与这些鳍接触。在一些实施例中，源极漏极170是由硅锗所形成，并从半导体基材110的表面磊晶地成长，但本揭露的实施例不限于此。在一些实施例中，源极漏极170包括n型掺质或p型掺质。请同时参考图1A和图1B，图1B为鳍状场效晶体管装置100的示意上视图。间隙壁140包括接触栅极堆叠150的多个第一部分142以及接触栅极隔离结构160的第二部分144。第一部分142夹设第二部分144。间隙壁140的第一部分142的材料与间隙壁140的第二部分144的材料不同。在一些实施例中，间隙壁140的第一部分142为间隙壁140的第二部分144的氧化物。例如：间隙壁140的第二部分144是由氮化硅所形成，而间隙壁140的第一部分142是由氮化硅的氧化物所形成。然而，本揭露的实施例并不限于此。在一些实施例中，间隙壁140的第二部分144是由碳化硅所形成，而间隙壁140的第一部分142是由碳化硅的氧化物所形成。因为间隙壁140的第一部分142为间隙壁140的第二部分144的氧化物，间隙壁140的第一部分142的介电常数低于间隙壁140的第二部分144的介电常数。因此，可减少栅极堆叠150和在源极漏极170上的接触之间的寄生电容。此外，虽然鳍状场效晶体管装置100包括介电层130，但在本揭露的一些实施例中可省略介电层130。例如：如图1C所示，介电层130被省略。请参考图2A至图2K，图2A至图2K为根据本揭露的一些实施例绘示鳍状场效晶体管装置的制造方法的中间制程的示意三维图。如图2A所示，先提供半导体基材210。半导体基材210可为半导体材料，且可包括多个结构，例如包括：梯度层或埋入氧化物层。在一些实施例中，半导体基材210包括未掺杂或掺杂例如p型、n型或其组合的块状硅。也可使用其他适用于半导体装置制造的材料。其他材料如锗、石英、蓝宝石和玻璃都可选择性地用于半导体基材210。选择性地，半导体基材210可为绝缘层上半导体基材的主动层或如形成于块状硅层上的硅锗层的多层结构。然后，蚀刻半导体基材210以形成至少一鳍。如图2B所示，蚀刻半导体基材210以形成多个鳍214于底部212中。可通过湿式蚀刻操作或干式蚀刻操作来形成鳍214。然而，本揭露的实施例不限于此。之后，如图2C所示，装置隔离结构220形成于半导体基材210的底部212上。在一些实施例中，装置隔离结构220可为浅沟渠隔离区，且其是通过化学气相沉积技术来形成，所述化学气相沉积技术是使用四乙氧基硅烷TEOS和氧气做为前驱物。然而，本揭露的实施例不限于此。然后，如图2D所示，介电层230形成于半导体基材210上，以覆盖鳍214。介电层230与鳍214共形。可通过如化学气相沉积、等离子加强化学气相沉积或低压化学气相沉积的操作来形成介电层230。然而，本揭露的实施例不限于此。之后，如图2E所示，间隙壁240和主虚设栅极堆叠DP2是形成于介电层230上，其中主虚设栅极堆叠DP2形成于间隙壁240之间。在一些实施例中，先形成主虚设栅极堆叠DP2，然后形成间隙壁240于主虚设栅极堆叠DP2的侧壁上。在一些实施例中，间隙壁240是由氮化硅或碳化硅所形成，而主虚设栅极堆叠DP2是由多晶硅所形成。然而，本揭露的实施例不限于此。然后，如图2F所示，栅极隔离结构260形成于间隙壁240之间，以分割主虚设栅极堆叠DP2为虚设栅极堆叠DP21和虚设栅极堆叠DP22，因此包括间隙壁240、虚设栅极堆叠DP21、虚设栅极堆叠DP22和栅极隔离结构260的虚设栅极结构是形成于介电层230上方并横跨鳍214。在虚设栅极结构中，栅极隔离结构260与虚设栅极堆叠DP21和虚设栅极堆叠DP22相接，间隙壁240夹设虚设栅极堆叠DP21、虚设栅极堆叠DP22和栅极隔离结构260。在形成栅极隔离结构260的操作中，蚀刻主虚设栅极堆叠DP2以形成间隙，并因此定义虚设栅极堆叠DP21和虚设栅极堆叠DP22。例如：所述间隙位于虚设栅极堆叠DP21和虚设栅极堆叠DP22之间。然后，栅极隔离结构260形成于所述间隙中，以使虚设栅极堆叠DP21和虚设栅极堆叠DP22彼此隔离。在一些实施例中，栅极隔离结构260是由氮化物所形成，但本揭露的实施例不限于此。在形成栅极隔离结构260后，可定义间隙壁240的第一部分242和第二部分244。例如：将接触虚设栅极堆叠DP21和虚设栅极堆叠DP22的部分定义为间隙壁240的第一部分242，并将接触栅极隔离结构260的其他部分定义为间隙壁240的第二部分244。之后，如图2G所示，蚀刻介电层230的一些部分，以暴露出鳍214的一些部分。然后，如图2H所示，源极漏极270是形成于鳍214暴露出的表面上并覆盖鳍214。在一些实施例中，源极漏极270是由硅锗所形成，并从鳍214的表面磊晶地成长，但本揭露的实施例不限于此。在一些实施例中，对源极漏极270实施掺杂操作，以用n型掺质或p型掺质掺杂源极漏极270。之后，如图2I所示，移除虚设栅极堆叠DP21和虚设栅极堆叠DP22以形成开口OP21和开口OP22，从而暴露出介电层230的一部分。然后，如图2J所示，对介电层230暴露出的部分和间隙壁240的第一部分242实施氧化处理。请参考图2J’和图2J”，图2J’为沿图2J的线L21-L21’所示的鳍状场效晶体管的剖面图，而图2J”为沿图2J的线L22-L22’所示的鳍状场效晶体管的剖面图。当实施氧化处理时，就间隙壁240的第一部分242而言，第一部分242的内侧242a、外侧242b和顶侧242c被氧化，因此第一部分242被氧化而形成氧化间隙壁部分242’，如图2J’所示。然而，当实施氧化处理时，对间隙壁240的第二部分244而言，第二部分244的内侧244a、外侧244b和顶侧244c并不显著地被氧化，因为间隙壁240的第二部分244的内侧244a被栅极隔离结构260所覆盖，如图2J”所示。因此，在氧化处理实施后，氧化间隙壁部分242’的介电常数低于间隙壁240的第二部分244的介电常数，因为间隙壁240的第二部分244不显著地被氧化。在一些实施例中，氧化处理包括还原操作和氧化操作。在氧化处理中，先对间隙壁240和介电层230实施还原操作，然后对间隙壁240和介电层230实施氧化操作。在一些实施例中，还原操作在300℃的温度下使用氢还原间隙壁240和介电层230。在一些实施例中，还原操作后实施的氧化操作为等离子氧化操作，且等离子氧化操作是在低于600℃的温度下实施。然而，本揭露的实施例不限于此。之后，如图2K所示，栅极堆叠250是形成于通过氧化间隙壁部分242’定义的开口OP21和开口OP22中。在一些实施例中，栅极堆叠250为高介电常数金属栅极结构。例如：栅极堆叠250的每一者包括高介电常数层252和金属栅极电极254。然而，本揭露的实施例不限于此。请参考图3，图3为根据本揭露的一些实施例绘示鳍状场效晶体管装置的制造方法300的流程图。方法300始于操作310。在操作310中，提供半导体基材210，其中半导体基材210包括底部212和鳍214，如图2A至图2B所示。然后，在操作320中，介电层230形成于基材210上并与鳍214共形，如图2D所示。在一些实施例中，在操作310和操作320之间，可实施形成装置隔离结构220于半导体基材210的底部212的操作，如图2C所示。然后，在操作330中，虚设栅极结构形成于介电层230上，如图2E至图2F所示。例如：先形成主虚设栅极堆叠DP2，然后形成间隙壁240于主虚设栅极堆叠DP2的侧壁上。之后，蚀刻主虚设栅极堆叠DP2以形成间隙gap，从而定义虚设栅极堆叠DP21和虚设栅极堆叠DP22，然后形成栅极隔离结构260于所述间隙中，以使虚设栅极堆叠DP21和虚设栅极堆叠DP22彼此隔离。因此包括间隙壁240、虚设栅极堆叠DP21、虚设栅极堆叠DP22和栅极隔离结构260的虚设栅极结构是形成于介电层230上方并横跨鳍214。然后，在操作340中，移除虚设栅极堆叠DP21和虚设栅极堆叠DP22，以暴露出介电层230的一部分和间隙壁240的第一部分242的侧壁，如图2I所示。在一些实施例中，可于操作330和操作340之间实施如图2G至图2H所示的形成源极漏极270的操作。在一些实施例中，对源极漏极270实施掺杂操作，以用n型掺质或p型掺质掺杂源极漏极270。之后，在操作350中，对介电层230暴露出的部分和间隙壁240的第一部分242实施氧化处理，如图2J和图2J’所示。然后，在操作360中，栅极堆叠250是形成于介电层230暴露出的部分上，如图2K所示。因为方法300包括对介电层230实施氧化处理的操作350，因可修复前述操作例如：掺杂源极漏极270的操作所造成的损害，并改善介电层230的品质。此外，因为方法300包括对间隙壁240实施氧化处理，降低间隙壁240的第一部分242的介电常数，以减少鳍状场效晶体管装置的寄生电容。因为做为栅极氧化层的介电层230的品质受到改善，从而可改善通过方法300所制造的鳍状场效晶体管装置的崩溃电压和所谓的栅极漏电流的拖尾tailing。在一些实施例中，鳍状场效晶体管装置的崩溃电压增加0.6至0.9伏特volts，且拖尾减少20％。请参考图4A至图4M，图4A至图4M为根据本揭露的一些实施例绘示鳍状场效晶体管装置的制造方法的中间制程的示意三维图。如图4A所示，先提供半导体基材410。半导体基材410可为半导体材料，且可包括多个结构，例如包括：梯度层或埋入氧化物层。在一些实施例中，半导体基材410包括未掺杂或掺杂例如p型、n型或其组合的块状硅。也可使用其他适用于半导体装置制造的材料。其他材料如锗、石英、蓝宝石和玻璃都可选择性地用于半导体基材410。选择性地，半导体基材410可为绝缘层上半导体基材的主动层或如形成于大块硅层上的硅锗层的多层结构。然后，蚀刻半导体基材410以形成多个鳍。如图4B所示，蚀刻半导体基材410以形成多个鳍414于底部412中。可通过湿式蚀刻操作或干式蚀刻操作来形成鳍414。然而，本揭露的实施例不限于此。在一些实施例中，在半导体基材410中定义区域R-IO和区域R-核芯core。在区域R-核芯中形成的半导体装置是配置为核芯装置，而在区域R-IO中形成的半导体装置是配置为输入输出inputoutput；IO装置。因此，区域R-核芯被视为核芯区域，而区域R-IO被视为输入输出IO区域。此外，在区域R-IO中的鳍414被视为IO鳍，而在区域R-核芯中的鳍414被视为核芯鳍。之后，如图4C所示，装置隔离结构420形成于半导体基材410的底部412上。在一些实施例中，装置隔离结构420可为浅沟渠隔离区，且其是通过化学气相沉积技术来形成，所述化学气相沉积技术是使用四乙氧基硅烷TEOS和氧气做为前驱物。然而，本揭露的实施例不限于此。然后，如图4D所示，介电层430形成于半导体基材410上，以覆盖鳍414。介电层430与鳍414共形。可通过如化学气相沉积、等离子加强化学气相沉积或低压化学气相沉积的操作来形成介电层430。然而，本揭露的实施例不限于此。之后，如图4E所示，间隙壁440和主虚设栅极堆叠DP4是形成于介电层430上，其中主虚设栅极堆叠DP4形成于间隙壁440之间。在一些实施例中，先形成主虚设栅极堆叠DP4，然后形成间隙壁440于主虚设栅极堆叠DP4的侧壁上。在一些实施例中，间隙壁440是由氮化硅或碳化硅所形成，而主虚设栅极堆叠DP4是由多晶硅所形成。然而，本揭露的实施例不限于此。然后，如图4F所示，栅极隔离结构460形成于间隙壁440之间，以分割主虚设栅极堆叠DP4为虚设栅极堆叠DP41和虚设栅极堆叠DP42。例如：在区域R-核芯中，栅极隔离结构460是形成于间隙壁440的一部分之间，以分割主虚设栅极堆叠DP4为虚设栅极堆叠DP41和虚设栅极堆叠DP42，因此包括在区域R-核芯的部分间隙壁440、在区域R-核芯的虚设栅极堆叠DP41和DP42及在区域R-核芯的栅极隔离结构460的核芯虚设栅极结构是形成于介电层430上方并横跨鳍414。在核芯虚设栅极结构中，栅极隔离结构460设置栅极堆叠450之间并与栅极堆叠450相接，以使栅极堆叠450彼此隔离。在另一个例子中，在区域R-IO中，栅极隔离结构460是形成于间隙壁440的一部分之间，以分割主虚设栅极堆叠DP4为虚设栅极堆叠DP41和虚设栅极堆叠DP42，因此包括在区域R-IO的部分间隙壁440、在区域R-IO的虚设栅极堆叠DP41和DP42及在区域R-IO的栅极隔离结构460的IO虚设栅极结构是形成于介电层430上方并横跨鳍414。在IO虚设栅极结构中，栅极隔离结构460设置栅极堆叠450之间并与栅极堆叠450相接，以使栅极堆叠450彼此隔离。在形成栅极隔离结构460的操作中，蚀刻主虚设栅极堆叠DP4以在区域R-核芯和区域R-IO的每一者中形成间隙，并因此定义虚设栅极堆叠DP41和虚设栅极堆叠DP42。例如：在区域R-核芯和区域R-IO的每一者中，所述间隙位于虚设栅极堆叠DP41和虚设栅极堆叠DP42之间。然后，栅极隔离结构460形成于所述间隙中，以使虚设栅极堆叠DP41和虚设栅极堆叠DP42彼此隔离。在一些实施例中，栅极隔离结构460是由氮化物所形成，但本揭露的实施例不限于此。在形成栅极隔离结构460后，可定义间隙壁440的第一部分442和第二部分444。例如：将接触虚设栅极堆叠DP41和虚设栅极堆叠DP42的部分定义为间隙壁440的第一部分442，并将接触栅极隔离结构460的其他部分定义为间隙壁440的第二部分444。之后，如图4G所示，蚀刻介电层430的一些部分，以暴露出鳍414的一些部分。然后，如图4H所示，源极漏极470是形成于鳍414暴露出的表面上并覆盖鳍414。在一些实施例中，源极漏极470是由硅锗所形成，并从鳍414的表面磊晶地成长，但本揭露的实施例不限于此。在一些实施例中，对源极漏极470实施掺杂操作，以用n型掺质或p型掺质掺杂源极漏极470。之后，如图4I所示，移除虚设栅极堆叠DP41和虚设栅极堆叠DP42以形成开口OP41和开口OP42，从而暴露出介电层430的一部分。然后，如图4J所示，对介电层430暴露出的部分和间隙壁440的第一部分442实施氧化处理。类似于图2J、图2J’和图2J”所示的对间隙壁240实施的氧化处理，当实施氧化处理时，就间隙壁440的第一部分442而言，第一部分442的内侧、外侧和顶侧被氧化，因此间隙壁440的第一部分442是被氧化而形成氧化间隙壁部分442’。然而，当实施氧化处理时，对间隙壁440的第二部分444而言，第二部分444的内侧、外侧和顶侧并不显著地被氧化，因为间隙壁440的第二部分444的内侧被栅极隔离结构460所覆盖。因此，在氧化处理实施后，因为间隙壁440的第二部分444不显著地被氧化，氧化间隙壁部分442’的介电常数低于间隙壁440的第二部分444的介电常数。在一些实施例中，氧化处理包括还原操作和氧化操作。在氧化处理中，先对间隙壁440和介电层430实施还原操作，然后对间隙壁440和介电层430实施氧化操作。之后，如图4K所示，移除对应至核芯虚设栅极结构的介电层430暴露出的部分，从而暴露出位于介电层430暴露出的部分下方的鳍414。请同时参考图4K、图4K’和图4K”，图4K’为沿图4K的线L41-L41’所示的区域R-核芯的剖面示意图，而图4K”为沿图4K的线L42-L42’所示的区域R-IO的剖面示意图。在区域R-核芯中，移除介电层430暴露出的部分，并暴露出鳍414的一些部分。然而，在区域R-IO中，不移除介电层430暴露出的部分，且鳍414被介电层430所覆盖。在一些实施例中，形成罩幕以覆盖在区域R-IO中的结构和在区域R-核芯的源极漏极470，从而有利于移除在区域R-核芯中的介电层430暴露出的部分。之后，栅极堆叠450是形成于开口OP41和开口OP42中，如图4L’和图4L”所示。在区域R-IO中，栅极堆叠450是设置在介电层430暴露出的部分上，并接触介电层430暴露出的部分。在区域R-核芯中，栅极堆叠450是设置在鳍414暴露出的部分上，并接触鳍414暴露出的部分。在一些实施例中，栅极堆叠450为高介电常数金属栅极结构。例如：栅极堆叠450的每一者包括高介电常数层452和金属栅极电极454。然而，本揭露的实施例不限于此。因此，可获得如图4M所示的半导体装置。请参考图5，图5为根据本揭露的一个实施例绘示鳍状场效晶体管的制造方法500的流程图。方法500始于操作510。在操作510中，提供半导体基材410，其中半导体基材410包括底部412和鳍414，如图4A至图4B所示。然后，在操作520中，介电层430形成于基材410上，如图4D所示。在一些实施例中，在操作510和操作520之间，可实施形成装置隔离结构420于半导体基材410的底部412的操作，如图4C所示。之后，在操作530中，如IO虚设栅极结构和核芯虚设栅极结构的虚设栅极结构是形成于核芯区域R-核芯和IO区域R-IO中的介电层430上方并横跨鳍414，如图4E至图4F所示。然后，在操作540中，移除IO虚设栅极结构和核芯虚设栅极结构的虚设栅极堆叠DP41和虚设栅极堆叠DP42，以暴露出介电层430的一部分和间隙壁440的第一部分442的侧壁，如图4I所示。在一些实施例中，可于操作530和操作540之间实施如图4G至图4H所示的形成源极漏极470的操作。在一些实施例中，对源极漏极470实施掺杂操作，以用n型掺质或p型掺质掺杂源极漏极470。之后，在操作550中，对介电层430暴露出的部分和间隙壁440的第一部分442实施氧化处理，如图4J所示。然后，在操作560中，移除对应至核芯虚设栅极结构的介电层430暴露出的部分，从而暴露出对应至核芯虚设栅极结构的鳍414的一些部分，如图4K、图4K’和图4K”所示。然而，对应至IO虚设栅极结构的介电层430暴露出的部分未被移除。换言之，在移除对应至核芯虚设栅极结构的介电层430暴露出的部分后，保留对应至IO虚设栅极结构的介电层430暴露出的部分。之后，在操作570中，栅极堆叠450形成于对应至IO虚设栅极结构的介电层430暴露出的部分和对应至核芯虚设栅极结构的鳍414暴露出的部分，如图4L、图4L’、图4L”和图4M所示。因为方法500包括对介电层430实施氧化处理的操作550，因可修复前述操作例如：掺杂源极漏极470的操作所造成的损害，并改善介电层430的品质。此外，因为方法500包括对间隙壁440实施氧化处理的操作550，降低间隙壁440的第一部分442的介电常数，以减少鳍状场效晶体管装置的寄生电容。根据本揭露的一个实施例，本揭露提供一个鳍状场效晶体管装置。所述鳍状场效晶体管装置包括具有至少一鳍的半导体基材和横跨此至少一鳍的栅极结构。所述栅极结构包括二个栅极堆叠、栅极隔离结构和二个间隙壁。所述栅极隔离结构是设于栅极堆叠之间并与栅极堆叠相接。所述间隙壁夹设栅极堆叠和栅极隔离结构。间隙壁包含二个第一部分和一个第二部分，其中第一部分接触栅极堆叠，第二部分接触栅极隔离结构，且第一部分夹设第二部分。间隙壁的第一部分的材料与间隙壁的第二部分的材料不同。在一些实施例中，栅极堆叠为高介电常数金属栅极结构。在一些实施例中，间隙壁的第一部分的介电常数低于间隙壁的第二部分的介电常数。在一些实施例中，间隙壁的第二部分是由氮化硅或碳化硅所形成。在一些实施例中，栅极隔离结构是由氮化物所形成。根据本揭露的一个实施例，本揭露提供一种鳍状场效晶体管装置的制造方法。首先，提供具有至少一鳍的半导体基材。然后，形成与至少一鳍共形的介电层。之后，形成虚设栅极结构于介电层上方。所述虚设栅极结构横跨前述至少一鳍，且所述虚设栅极结构包含二个虚设栅极堆叠、二个间隙壁和栅极隔离结构。栅极隔离结构是形成于这些虚设栅极堆叠之间并与虚设栅极堆叠相接。所述间隙壁夹设虚设栅极堆叠和栅极隔离结构，且间隙壁包含二个第一部分和一个第二部分，其中第一部分接触虚设栅极堆叠，第二部分接触栅极隔离结构，且第一部分夹设第二部分。然后，移除虚设栅极堆叠，以暴露出介电层的一些部分和间隙壁的第一部分的侧壁。之后，实施氧化处理于介电层暴露出的部分和间隙壁的第一部分上。然后，形成多个栅极堆叠于介电层暴露出的所述部分上。在一些实施例中，所述制造方法还包含形成源极漏极于所述至少一鳍上。在一些实施例中，在形成该源极漏极于至少一鳍上的操作后，实施前述氧化处理于介电层暴露出的部分和间隙壁的第一部分上。在一些实施例中，在形成虚设栅极结构的操作中，主虚设栅极堆叠形成于介电层上。然后，间隙壁形成于主虚设栅极堆叠的侧壁上。之后，蚀刻主虚设栅极堆叠以形成虚设栅极堆叠，其中间隙是位于虚设栅极堆叠之间。然后，栅极隔离结构形成于间隙中。在一些实施例中，在实施所述氧化处理后，间隙壁的第一部分的介电常数低于间隙壁的第二部分的介电常数。在一些实施例中，间隙壁的第二部分是由氮化硅或碳化硅所形成。在一些实施例中，栅极隔离结构是由氮化物所形成。根据本揭露的一个实施例，本揭露提供一种鳍状场效晶体管装置的制造方法。首先，提供具有多个鳍的半导体基材。然后，形成与上述鳍共形的介电层。之后，多个虚设栅极结构是形成于核芯区域和输入输出区域中的介电层上方。虚设栅极结构的每一者横跨这些鳍，且此每一者包括二个间隙壁、二个虚设栅极堆叠和栅极隔离结构。栅极隔离结构是形成于虚设栅极堆叠之间并与虚设栅极堆叠相接。间隙壁夹设虚设栅极堆叠和栅极隔离结构，间隙壁包含二个第一部分和一个第二部分，其中第一部分接触虚设栅极堆叠，第二部分接触栅极隔离结构，且第一部分夹设第二部分。然后，移除虚设栅极结构的虚设栅极堆叠，以暴露出介电层的一些部分和虚设栅极结构的间隙壁的第一部分的侧壁。之后，实施氧化处理于介电层暴露出的上述部分和虚设栅极结构的间隙壁的第一部分上。然后，移除对应至核芯区中虚设栅极结构的介电层暴露出的部分，以暴露出对应至核芯区中虚设栅极结构的鳍的一些部份。在移除对应至核芯区中虚设栅极结构的介电层暴露出的部分后，保留对应至IO区中虚设栅极结构的介电层暴露出的部分。之后，形成多个栅极堆叠于对应至IO区中虚设栅极结构的介电层暴露出的部分上，以及对应至核芯区中虚设栅极结构的鳍暴露出的部分上。在一些实施例中，在对介电层暴露出的部分和虚设栅极结构的间隙壁的第一部分实施氧化处理前，移除对应至核芯区中虚设栅极结构的介电层暴露出的部分。在一些实施例中，在对介电层暴露出的部分和虚设栅极结构的间隙壁的第一部分实施氧化处理后，移除对应至核芯区中虚设栅极结构的介电层暴露出的部分。在一些实施例中，所述制造方法还包含形成至少一源极漏极于前述多个鳍的至少一者上。在一些实施例中，在形成至少一源极漏极于多个鳍的至少一者上的操作后，实施氧化处理于介电层暴露出的部分和间隙壁的第一部分上。在一些实施例中，在实施氧化处理后，间隙壁的第一部分的介电常数低于间隙壁的第二部分的介电常数。在一些实施例中，间隙壁的第二部分是由氮化硅或碳化硅所形成。在一些实施例中，栅极隔离结构是由氮化物所形成。前述内容概述多个实施例的特征，以使于本技术领域具有通常知识者可进一步了解本揭露的态样。本技术领域具通常知识者应可轻易利用本揭露作为基础，设计或润饰其他制程及结构，藉以执行此处所描述的实施例的相同的目的及或达到相同的优点。本技术领域具有通常知识者亦应可了解，上述相等的结构并未脱离本揭露的精神和范围，且在不脱离本揭露的精神及范围下，其可经润饰、取代或替换。

权利要求：1.一种具有减少的寄生电容的鳍状场效晶体管装置，其特征在于，包含：一半导体基材，具有至少一鳍；一栅极结构，横跨该至少一鳍，其中该栅极结构包含：二个栅极堆叠；一栅极隔离结构，设于所述栅极堆叠之间并与所述栅极堆叠相接；以及二个间隙壁，夹设所述栅极堆叠和该栅极隔离结构，所述间隙壁包含二个第一部分和一第二部分，其中所述第一部分接触所述栅极堆叠，该第二部分接触该栅极隔离结构，且所述第一部分夹设该第二部分，其中所述间隙壁的所述第一部分的一材料与所述间隙壁的该第二部分的一材料不同。

百度查询： 台湾积体电路制造股份有限公司 具有减少的寄生电容的鳍状场效晶体管装置及其制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD