龙图腾网&IPTOP
- 微信扫码登录
- 账号密码登录
- 短信登录/注册
申请/专利权人：华为技术有限公司
申请日：2022-02-22
公开（公告）日：2024-07-02
公开（公告）号：CN118285062A
主分类号：H03M1/66
分类号：H03M1/66
优先权：
专利状态码：在审-实质审查的生效
法律状态：2024.07.19#实质审查的生效;2024.07.02#公开
摘要：本发明示出了一种用于将堆栈架构减少到最少的一个设备1栈架构的电路和方法。通过仅使用一个设备架构，使时钟与数据晶体管之间的寄生电容最小，因此提供较快的建立时间，从而实现较高带宽和较好的线性度。这是通过使用单个差分信号控制AMUX来实现的。不是将数据和时钟信号分别连接到所述AMUX，而是控制信号被创建为数据和时钟的总和。总和信号在DAC等模拟源之间同时切换。用作控制信号的总和可以例如通过使用几个无源滤波器的组合作为模拟加法器来生成。
主权项：1.一种电路，其特征在于，包括：多个跨导器，每个跨导器从关联差分模拟加法器接收差分组合模拟输入，每个所述关联差分模拟加法器接收输入，所述输入包括关联时序控制输入和关联差分模拟输入，其中，所述关联时序控制输入是独热的；电流源，所述电流源通过公共节点连接到所述多个跨导器；输出负载，所述输出负载差分连接到所述多个跨导器的差分电流输出端。
全文数据：
权利要求：
百度查询： 华为技术有限公司 使用具有高线性度和带宽的1栈架构的时间交错高速DAC
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号