买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：佛山市国星半导体技术有限公司

摘要：本发明公开了一种抗静电的外延结构及其制作方法，所述外延结构包括依次设于衬底上的缓冲层、N型GaN层、有源层和P型GaN层，其特征在于，所述N型GaN层和有源层之间设有复合层，所述复合层包括若干层硅浓度变化GaN层，所述硅浓度变化GaN层包括第一GaN层、设于第一GaN层上的第二GaN层、设于第二GaN层上的第三GaN层、以及设于第三GaN层上的第四GaN层，所述第一GaN层中硅的掺杂浓度为零，所述第二GaN层和第四GaN层中硅的掺杂浓度小于第三GaN层中硅的掺杂浓度。本发明在所述N型GaN层和有源层之间设有复合层，电流经过复合层之后，可以均匀分布到整个外延结构，从而使电流不会集中在某个区域或点上，进而改善外延结构的抗静电能力，防止有源层被静电击穿。

主权项：1.一种抗静电的外延结构，包括依次设于衬底上的缓冲层、N型GaN层、有源层和P型GaN层，其特征在于，所述N型GaN层和有源层之间设有复合层，所述复合层包括若干层硅浓度变化GaN层，所述硅浓度变化GaN层包括第一GaN层、设于第一GaN层上的第二GaN层、设于第二GaN层上的第三GaN层、以及设于第三GaN层上的第四GaN层，所述第一GaN层中硅的掺杂浓度为零，所述第二GaN层和第四GaN层中硅的掺杂浓度小于第三GaN层中硅的掺杂浓度；所述复合层包括3-9层硅浓度变化GaN层；所述第二GaN层中硅的掺杂浓度为3~5E+15cm-3，所述第三GaN层的硅掺杂浓度为3~5E+19cm-3，所述第四GaN层中硅的掺杂浓度均为3~5E+15cm-3；所述第一GaN层的厚度为10～20nm，所述第二GaN层的厚度为10～20nm，所述第三GaN层的厚度为100～150nm，所述第四GaN层的厚度为10～20nm。

全文数据：一种抗静电的外延结构及其制作方法技术领域本发明涉及发光二极管技术领域，尤其涉及一种抗静电的外延结构及其制作方法。背景技术LEDLightEmittingDiode，发光二极管是一种利用载流子复合时释放能量形成发光的半导体器件，LED芯片具有耗电低、色度纯、寿命长、体积小、响应时间快、节能环保等诸多优势。现有的LED芯片由于外延结构抗静电能力弱，静电电量从U型GaN层注入，其他外延结构未能快速、有效地将电流扩散开，以致电流集中在小区域或一个点上，从而导致该区域电流过大，使得量子阱被烧坏，使芯片失效。如何提高外延结构的抗静电能力，已成为一个急需决绝的技术问题。发明内容本发明所要解决的技术问题在于，提供一种抗静电的外延结构及其制备方法，有效改善外延结构的静电能力，保证电压良好。为了解决上述技术问题，本发明提供了一种抗静电的外延结构，包括依次设于衬底上的缓冲层、N型GaN层、有源层和P型GaN层，所述N型GaN层和有源层之间设有复合层，所述复合层包括若干层硅浓度变化GaN层，所述硅浓度变化GaN层包括第一GaN层、设于第一GaN层上的第二GaN层、设于第二GaN层上的第三GaN层、以及设于第三GaN层上的第四GaN层，所述第一GaN层中硅的掺杂浓度为零，所述第二GaN层和第四GaN层中硅的掺杂浓度小于第三GaN层中硅的掺杂浓度。作为上述方案的改进，所述第二GaN层中硅的掺杂浓度为3～5E+15mor，所述第三GaN层的硅掺杂浓度为3～5E+19mor，所述第四GaN层中硅的掺杂浓度均为3～5E+15mor。作为上述方案的改进，所述第一GaN层的厚度为10～20nm，所述第二GaN层的厚度为10～20nm，所述第三GaN层的厚度为100～150nm，所述第四GaN层的厚度为10～20nm。作为上述方案的改进，所述复合层包括3-9层硅浓度变化GaN层，所述第一GaN层的厚度为13～18nm，所述第二GaN层的厚度为12～16nm，所述第三GaN层的厚度为110～140nm，所述第四GaN层的厚度为14～18nm。作为上述方案的改进，所述有源层包括过渡层和量子阱层，所述过渡层和N型GaN层之间设有复合层。作为上述方案的改进，所述过渡层中In的浓度低于量子阱层中In的浓度，所述过渡层的厚度为3～7nm。作为上述方案的改进，所述缓冲层和N型GaN层之间设有U型GaN层，所述U型GaN层和N型GaN层之间设有复合层。作为上述方案的改进，所述U型GaN层快速生长在缓冲层上，厚度为1～2μm。相应地，本发明还提供了一种抗静电的外延结构的制作方法，包括：采用MOCVD在衬底上形成缓冲层；在缓冲层上形成N型GaN；在N型GaN上形成有源层；在有源层上形成P型GaN层；其特征在于，在缓冲层和有源层之间形成复合层，所述复合层包括若干层硅浓度变化GaN层，所述硅浓度变化GaN层包括第一GaN层、设于第一GaN层上的第二GaN层、设于第二GaN层上的第三GaN层、以及设于第三GaN层上的第四GaN层，所述第一GaN层中硅的掺杂浓度为零，所述第二GaN层和第四GaN层中硅的掺杂浓度小于第三GaN层中硅的掺杂浓度。作为上述方案的改进，所述复合层的制备方法如下：周期性开闭硅源开关，以调整MOCVD硅源的通入量；或者，每隔3～5秒缓慢开闭硅源开关；所述硅浓度变化GaN层的生长温度为1050±20℃，生长压力为130～150torr。实施本发明，具有如下有益效果：本发明提供了一种抗静电的外延结构，包括依次设于衬底上的缓冲层、N型GaN层、有源层和P型GaN层，本发明在所述N型GaN层和有源层之间设有复合层，电流经过复合层之后，可以均匀分布到整个外延结构，从而使电流不会集中在某个区域或点上，进而改善外延结构的抗静电能力，防止有源层被静电击穿。其中，所述复合层包括若干层硅浓度变化GaN层，所述硅浓度变化GaN层包括第一GaN层、设于第一GaN层上的第二GaN层、设于第二GaN层上的第三GaN层、以及设于第三GaN层上的第四GaN层，所述第一GaN层中硅的掺杂浓度为零，所述第二GaN层和第四GaN层中硅的掺杂浓度小于第三GaN层中硅的掺杂浓度。复合层中Si掺杂浓度由0逐渐变大，到最大，再逐渐变小，到最小，依次交替，可以保证复合层能够对电流进行扩散，同时防止电压过高。进一步地，本发明在所述缓冲层和N型GaN层之间设有U型GaN层，用于填平缓冲层表面为长平区域，以得到平整的氮化镓表面，便于后续生长其他外延结构，保证外延结构的晶体质量。其次，本发明在U型GaN层和N型GaN层之间设有复合层，由于N型GaN层的导电性较差，因此电流可以从复合层进行一次扩散，然后再通过设置在N型GaN层和过渡层之间的复合层进行二次扩散，从而改善外延结构的静电能力，防止有源层被静电击穿。本发明只需调整MOCVD的硅的通入量，就可以形状若干层硅浓度变化GaN层，操作简单，不需增加额外的设备，便于量产。附图说明图1是本发明实施例1的外延结构示意图；图2是实施例1的外延结构的电流扩散示意图；图3是本发明复合层的结构示意图；图4是本发明实施例2的外延结构示意图；图5是实施例2的外延结构的电流扩散示意图。具体实施方式为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。参见图1，本发明提供的一种抗静电的外延结构，包括依次设于衬底1上的缓冲层2、N型GaN层3、有源层4和P型GaN层5；其中，所述N型GaN层3和有源层4之间设有复合层6。参见图2，当ESD测试时，电流方向为由N型GaN层3向有源层4，当电流经过导电性强的层复合层6流向导电性较差的层有源层4时，电流被横向扩展分流；电流经过复合层之后，可以均匀分布到整个外延结构，从而使电流不会集中在某个区域或点上，进而改善外延结构的抗静电能力，防止有源层被静电击穿。所述复合层6的材料为氮化镓，由若干层氮化镓组成，每层氮化镓中硅掺杂的浓度不同。具体的，复合层中Si掺杂浓度由0逐渐变大，到最大，再逐渐变小，到最小，依次交替。参见图3，所述复合层6包括若干层硅浓度变化GaN层61，所述硅浓度变化GaN层包括第一GaN层611、设于第一GaN层611上的第二GaN层612、设于第二GaN层612上的第三GaN层613、以及设于第三GaN层613上的第四GaN层614，所述第一GaN层611中硅的掺杂浓度为零，所述第二GaN层612和第四GaN层614中硅的掺杂浓度小于第三GaN层614中硅的掺杂浓度。需要说明的是，GaN层中Si的掺杂浓度越大，其导电性越强，电阻越小；Si的掺杂浓度越小，其导电性越差，电阻越大。为了保证复合层能够对电流进行扩散，同时防止电压过高，本发明对复合层中的硅掺杂浓度进行了进一步地限定。优选的，所述第二GaN层中硅的掺杂浓度为3～5E+15mor，所述第三GaN层的硅掺杂浓度为3～5E+19mor，所述第四GaN层中硅的掺杂浓度均为3～5E+15mor。若GaN层中硅掺杂浓度超过5E+19mor，GaN层就变成合金，起不到掺杂的作用。具体的，所述第一GaN层的厚度为10～20nm，所述第二GaN层的厚度为10～20nm，所述第三GaN层的厚度为100～150nm，所述第四GaN层的厚度为10～20nm。优选的，所述复合层包括3-9层硅浓度变化GaN层，所述第一GaN层的厚度为13～18nm，所述第二GaN层的厚度为12～16nm，所述第三GaN层的厚度为110～140nm，所述第四GaN层的厚度为14～18nm。若硅浓度变化GaN层的数量少于3层，则复合层的厚度小于390nm，则复合层过薄，变成超晶格结构，无法对电流进行扩散；若硅浓度变化GaN层的数量大于9层，则复合层的厚度大于1890nm，则复合层过后，电阻过大，电压不良。更优的，所述复合层包括5层硅浓度变化GaN层。具体的，所述有源层4包括过渡层和量子阱层，所述过渡层和N型GaN层3之间设有复合6。所述过渡层是外延生长从N型GaN层到量子阱层的渐变过渡层，也是发光层，厚度为3～7nm，与结构与量子阱层相似，其中，所述过渡层中In的浓度低于量子阱层中In的浓度。所述过渡层不用可以提高芯片的亮度，还可以提高芯片的电流扩展。参见图4，所述缓冲层2和N型GaN层3之间设有U型GaN层7，所述U型GaN层7和N型GaN层3之间设有复合层6。所述U型GaN层快速生长在缓冲层上，厚度为1-2μm，用于填平缓冲层表面为长平区域，以得到平整的氮化镓表面，便于后续生长其他外延结构，保证外延结构的晶体质量。由于U型GaN为电子提供层，本发明在U型GaN层和N型GaN层之间设有复合层，参加图5，静电测试时，从U型GaN层注入电流，由于N型GaN层的导电性较差，因此电流可以从复合层6进行一次扩散，然后再通过设置在N型GaN层和过渡层之间的复合层进行二次扩散，从而改善外延结构的静电能力，防止有源层被静电击穿。所述N型GaN层在高温下生长，掺杂有Si，厚度为3～6μm，为外延结构提供辐射符合载流子。相应地，本发明还提供了所述的抗静电的外延结构的制作方法，包括：采用MOCVD在衬底上形成缓冲层；在缓冲层上形成N型GaN；在N型GaN上形成有源层；在有源层上形成P型GaN层；其特征在于，调整MOCVD的硅的通入量，在缓冲层和有源层之间形成若干个周期的硅浓度变化GaN层，所述硅浓度变化GaN层包括第一GaN层、设于第一GaN层上的第二GaN层、设于第二GaN层上的第三GaN层、以及设于第三GaN层上的第四GaN层，所述第一GaN层中硅的掺杂浓度为零，所述第二GaN层和第四GaN层中硅的掺杂浓度小于第三GaN层中硅的掺杂浓度。具体的，所述硅浓度变化GaN层的生长温度为1050±20℃，生长压力为130～150torr。本发明只需调整MOCVD的硅的通入量，就可以形状若干层硅浓度变化GaN层，操作简单，不需增加额外的设备，便于量产。下面将以具体实施例来进一步阐述本发明实施例1一种抗静电的外延结构，包括依次设于衬底上的缓冲层、N型GaN层、有源层和P型GaN层，所述N型GaN层和有源层之间设有复合层，所述复合层包括5层硅浓度变化GaN层，所述硅浓度变化GaN层包括第一GaN层、设于第一GaN层上的第二GaN层、设于第二GaN层上的第三GaN层、以及设于第三GaN层上的第四GaN层，所述第一GaN层中硅的掺杂浓度为0，所述第二GaN层中硅的掺杂浓度为3E+15mor，所述第三GaN层的硅掺杂浓度为3E+19mor，所述第四GaN层中硅的掺杂浓度均为3E+15mor。实施例2一种抗静电的外延结构，包括依次设于衬底上的缓冲层、U型GaN层、N型GaN层、有源层和P型GaN层，所述U型GaN层和N型GaN层之间设有复合层，所述复合层包括5层硅浓度变化GaN层，所述硅浓度变化GaN层包括第一GaN层、设于第一GaN层上的第二GaN层、设于第二GaN层上的第三GaN层、以及设于第三GaN层上的第四GaN层，所述第一GaN层中硅的掺杂浓度为0，所述第二GaN层中硅的掺杂浓度为3E+15mor，所述第三GaN层的硅掺杂浓度为3E+19mor，所述第四GaN层中硅的掺杂浓度均为3E+15mor。实施例3一种抗静电的外延结构，包括依次设于衬底上的缓冲层、U型GaN层、N型GaN层、有源层和P型GaN层，所述N型GaN层和有源层之间设有复合层，所述U型GaN层和N型GaN层之间设有复合层，所述复合层包括5层硅浓度变化GaN层，所述硅浓度变化GaN层包括第一GaN层、设于第一GaN层上的第二GaN层、设于第二GaN层上的第三GaN层、以及设于第三GaN层上的第四GaN层，所述第一GaN层中硅的掺杂浓度为0，所述第二GaN层中硅的掺杂浓度为3E+15mor，所述第三GaN层的硅掺杂浓度为3E+19mor，所述第四GaN层中硅的掺杂浓度均为3E+15mor。对比例1一种抗静电的外延结构，包括依次设于衬底上的缓冲层、N型GaN层、有源层和P型GaN层。实施例1-3和对比例1中，衬底、缓冲层、N型GaN层、有源层和P型GaN层的结构均相同，将实施例1-3和对比例1的外延结构制作成尺寸相同的芯片进行光电测试，结果如下：序号电压V亮度MwESD1KVESD1.5KVESD2KV对比例13.01220.45100％100％20％实施例13.01420.41100％100％80％实施例23.01320.41100％100％80％实施例33.01320.43100％100％85％以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

权利要求：1.一种抗静电的外延结构，包括依次设于衬底上的缓冲层、N型GaN层、有源层和P型GaN层，其特征在于，所述N型GaN层和有源层之间设有复合层，所述复合层包括若干层硅浓度变化GaN层，所述硅浓度变化GaN层包括第一GaN层、设于第一GaN层上的第二GaN层、设于第二GaN层上的第三GaN层、以及设于第三GaN层上的第四GaN层，所述第一GaN层中硅的掺杂浓度为零，所述第二GaN层和第四GaN层中硅的掺杂浓度小于第三GaN层中硅的掺杂浓度。2.如权利要求1所述的抗静电的外延结构，其特征在于，所述第二GaN层中硅的掺杂浓度为3～5E+15mor，所述第三GaN层的硅掺杂浓度为3～5E+19mor，所述第四GaN层中硅的掺杂浓度均为3～5E+15mor。3.如权利要求2所述的抗静电的外延结构，其特征在于，所述第一GaN层的厚度为10～20nm，所述第二GaN层的厚度为10～20nm，所述第三GaN层的厚度为100～150nm，所述第四GaN层的厚度为10～20nm。4.如权利要求3所述的抗静电的外延结构，其特征在于，所述复合层包括3-9层硅浓度变化GaN层，所述第一GaN层的厚度为13～18nm，所述第二GaN层的厚度为12～16nm，所述第三GaN层的厚度为110～140nm，所述第四GaN层的厚度为14～18nm。5.如权利要求1所述的抗静电的外延结构，其特征在于，所述有源层包括过渡层和量子阱层，所述过渡层和N型GaN层之间设有复合层。6.如权利要求5所述的抗静电的外延结构，其特征在于，所述过渡层中In的浓度低于量子阱层中In的浓度，所述过渡层的厚度为3～7nm。7.如权利要求5所述的抗静电的外延结构，其特征在于，所述缓冲层和N型GaN层之间设有U型GaN层，所述U型GaN层和N型GaN层之间设有复合层。8.如权利要求7所述的抗静电的外延结构，其特征在于，所述U型GaN层快速生长在缓冲层上，厚度为1～2μm。9.如权利要求1-8任一项所述的抗静电的外延结构的制作方法，包括：采用MOCVD在衬底上形成缓冲层；在缓冲层上形成N型GaN；在N型GaN上形成有源层；在有源层上形成P型GaN层；其特征在于，在缓冲层和有源层之间形成复合层，所述复合层包括若干层硅浓度变化GaN层，所述硅浓度变化GaN层包括第一GaN层、设于第一GaN层上的第二GaN层、设于第二GaN层上的第三GaN层、以及设于第三GaN层上的第四GaN层，所述第一GaN层中硅的掺杂浓度为零，所述第二GaN层和第四GaN层中硅的掺杂浓度小于第三GaN层中硅的掺杂浓度。10.如权利要求9所述的抗静电的外延结构的制作方法，其特征在于，所述复合层的制备方法如下：周期性开闭硅源开关，以调整MOCVD硅源的通入量；或者，每隔3～5秒缓慢开闭硅源开关；所述硅浓度变化GaN层的生长温度为1050±20℃，生长压力为130～150torr。

百度查询： 佛山市国星半导体技术有限公司 一种抗静电的外延结构及其制作方法