买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：北京精密机电控制设备研究所

摘要：本申请提供了一种AXI总线与EMIF总线时序转换连接方法，该连接方法首先明确EMIF总线的控制逻辑，同时挑选特定的AXI总线信号，针对两种信号补充内部的中间逻辑信号，进行逻辑与时序粘合，实现两种不同的数据接口稳定可靠的数据传输。通过该方法可实现AXI总线与EMIF总线间逻辑与时序的可靠转换。

主权项：1.一种AXI总线与EMIF总线时序转换连接方法，其特征在于，该连接方法包括：步骤1、确定EMIF总线的控制逻辑；步骤2、AXI总线中挑选特定信号接口；步骤3、补充EMIF总线和AXI总线的内部中间逻辑，进行逻辑与时序粘合；步骤4、实现EMIF总线和AXI总线间的数据传输；在步骤2中，AXI总线的所述特定信号接口包括S_AXI_RDATA、S_AXI_WDATA、S_AXI_ARVALID、S_AXI_RREADY、S_AXI_AWVALID、S_AXI_WVALID、S_AXI_AWADDR、S_AXI_ARADDR；在步骤3中，进行逻辑与时序粘合，包括：将EMIF总线的DATA_IN直连至AXI总线的S_AXI_RDATA，用于EMIF总线数据输入；将EMIF总线的DATA_OUT直连至AXI总线的S_AXI_WDATA，用于EMIF总线数据输出；在步骤3中，进行逻辑与时序粘合，还包括：将AXI总线的S_AXI_ARVALID和S_AXI_RREADY经过与非逻辑b后的内部信号b延时50ns后置低，当内部信号a上升沿时，将延时后的内部信号b与内部信号a同时置高，用作EMIF总线读使能信号RDn；在步骤3中，进行逻辑与时序粘合，还包括：将AXI总线的S_AXI_AWVALID和S_AXI_WVALID经过与非逻辑c后的内部信号c延时50ns后置低，当内部信号a上升沿时，将延时后的内部信号c与内部信号a同时置高，用作EMIF总线写使能信号WEn；在步骤3中，进行逻辑与时序粘合，还包括：将内部信号b经过非逻辑后与内部信号c进行或逻辑所产生的信号用作EMIF总线读写判断信号RnW；在步骤3中，进行逻辑与时序粘合，还包括：将AXI总线的S_AXI_AWVALID和S_AXI_WVALID经过与逻辑后获得内部信号d，将AXI总线的S_AXI_ARVALID和S_AXI_RREADY经过与逻辑后获得内部信号e，将内部信号d、内部信号e进行或非逻辑后得到的信号用作EMIF总线选通信号CSn；在步骤3中，进行逻辑与时序粘合，还包括：判断EMIF总线读写判断信号RnW的信号状态，若信号状态为高，则将AXI总线的S_AXI_AWADDR连接至EMIF总线的ADDR，用作EMIF总线的地址总线信号；若信号状态为低，则将AXI总线的S_AXI_ARADDR连接至EMIF总线的ADDR，用作EMIF总线的地址总线信号；在步骤3中，进行逻辑与时序粘合，还包括：将EMIF总线的输入READY信号强制拉低260ns，再将该输入READY信号作为内部信号a。

全文数据：

权利要求：

百度查询： 北京精密机电控制设备研究所 一种AXI总线与EMIF总线时序转换连接方法