买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：英飞凌科技股份有限公司

摘要：在碳化硅中形成半导体器件。一种方法包括提供由碳化硅衬底（130）支撑的外延的碳化硅的第一层（101）；以及在第一层（101）上提供外延的碳化硅的第二层（102）；以及在第二层（102）中形成多个半导体器件（105,105‑1,105‑2,105‑3）；以及在第一层（101）处将衬底（130）与第二层（102）分离。第一层（101）包括多个孔隙。

主权项：1.一种方法，包括：–提供由碳化硅衬底130支撑的多孔碳化硅的第一层101，–在第一层101上提供外延的碳化硅的第二层102，–在第二层102中形成多个半导体器件105,105-1,105-2,105-3，以及–在第一层101处将衬底130与第二层102分离，其中所述第一层的提供包括使用外延生长工艺，其中用于提供第一层的外延生长工艺使用关于衬底的结晶面的偏离取向方向，并且其中所述碳化硅衬底可以在分离所述衬底130之后被重用。

全文数据：在碳化硅中形成半导体器件技术领域本发明的各种示例一般地涉及在碳化硅中形成半导体器件。本发明的各种示例具体地涉及使得能够重用碳化硅衬底的技术。背景技术功率半导体器件具有高电压和或高电流开关能力。功率半导体器件因而在诸如高电压DC传输（例如来自海上风电场）、智能电网部件、铁路牵引等之类的各种领域中找到应用。功率半导体器件通常利用碳化硅（SiC）来形成。SiC是具有比较宽的带隙的半导体材料。这促进高电压和或高电流开关能力。当前可用的SiC功率半导体器件的一个缺点是高价格（至少相比于硅器件），这例如是由高衬底价格和或较低生产产量（productionyield）所引起的。因此，存在对于在SiC中形成半导体器件的高级技术的需要。发明内容方法的实施例包括提供SiC的第一层。第一层由SiC衬底支撑。该方法还包括在第一层上提供外延SiC的第二层。该方法还包括在第二层中形成多个半导体器件。该方法还包括在第一层处将衬底与第二层分离。第一层包括多个孔隙（void）。方法的实施例包括提供由SiC的衬底支撑的多孔SiC的第一层。该方法还包括在第一层上提供外延SiC的第二层。该方法还包括在第二层中形成多个半导体器件。该方法还包括在第一层处将衬底与第二层分离。晶片的实施例包括SiC衬底和由SiC衬底支撑的SiC的层。该层包括多个孔隙。晶片的实施例包括SiC衬底和由SiC衬底支撑的SiC的多孔层。要理解到，以上提到的特征和以下还将要解释的那些可以不仅以所指示的相应组合来使用，而且以其它组合或者孤立地使用而不脱离本发明的范围。附图说明图1是根据各种示例的方法的流程图。图2示意性地图示了根据各种示例的在SiC中形成半导体器件的多个工艺步骤。图3示意性地图示了根据各种示例的在SiC中形成半导体器件的多个工艺步骤。图4是根据各种示例的方法的流程图，其中该方法包括沟槽填充工艺。图5示意性地图示了根据各种示例的限定沟槽填充工艺的沟槽的蚀刻掩模。图6示意性地图示了沟槽填充工艺的沟槽，并且还示意性地图示了根据各种示例的由沟槽限定的孔隙。图7示意性地图示了根据各种示例的沟槽填充工艺的横向过度生长状况。图8示意性地图示了根据各种示例的多个层中的孔隙密度。图9示意性地图示了根据各种示例的外延生长的生长速率（growthrate）。图10示意性地图示了根据各种示例的当单分半导体器件时在晶片的竖直边缘处提供保护材料。图11示意性地图示了根据各种示例的当单分半导体器件时在晶片的竖直边缘处提供保护材料。图12示意性地图示了根据各种示例的单分半导体器件。图13示意性地图示了根据各种示例的多孔SiC的孔。图14示意性地图示了根据各种示例的多孔SiC的孔。图15示意性地图示了根据各种示例的多个层中的孔隙密度。具体实施方式在下文中，将参照附图来详细地描述本发明的实施例。要理解到，不以限制性意义来理解实施例的以下描述。本发明的范围不旨在由下文描述的实施例或由附图限制，附图要被理解为仅仅是说明性的。附图要被视为示意性表示，并且在附图中图示的元件不一定按比例示出。更确切地说，各种元件被表示成使得其功能和一般目的对本领域技术人员而言变得明显。下文，描述在宽带隙半导体材料中提供半导体器件的技术。将半导体器件限定在衬底上所提供的或由衬底支撑的半导体材料中。下文，如果半导体器件被“限定在”半导体材料中，这可以意味着半导体器件包括所述材料和或基于所述材料。如在本说明书中使用的术语“水平”意图描述大体平行于半导体衬底或本体的第一或主水平侧的取向。这可以例如是晶片或管芯的表面。有时，水平方向还称为横向方向。如在本说明书中使用的术语“竖直”意图描述大体布置成垂直于第一侧的取向，即平行于半导体衬底或本体的第一侧的法向。半导体器件可以通过二端子器件（例如二极管）实现。半导体器件还可以是三端子器件，诸如场效应晶体管（FET），特别地，举几个例子，金属氧化物场效应晶体管（MOSFET）、绝缘栅双极型晶体管（IGBT）、结型场效应晶体管（JFET）和晶闸管。半导体器件还可以包括多于三个端子。下文，描述处理宽带隙半导体材料的各种示例。如在本说明书中使用的术语“宽带隙半导体材料”意图描述具有1eV以上的带隙的半导体材料。诸如SiC或氮化镓（GaN）之类的宽带隙半导体材料分别具有高击穿场强（例如至少2.5MVcm）和高临界雪崩场强。因此，相比于较低带隙半导体材料，可以选择更高的半导体区的掺杂，这减小导通状态电阻Ron（还称为导通电阻Ron）。在下文中，主要关于作为宽带隙半导体材料的SiC来解释示例，但是类似的技术可以容易地应用于其它种类和类型的宽带隙半导体材料。在本文所描述的各种示例中，限定在SiC中的半导体器件可以是功率半导体器件。如在本说明书中使用的术语“功率半导体器件”意图描述具有高电压（特别地，至少250V或至少600V）和或高电流开关能力的单个芯片上的半导体器件。换言之，功率半导体器件意图用于高电流，通常在安培范围中。半导体器件可以形成在SiC衬底上所提供的SiC的外延层中。此层以下被称为器件层。作为一般规则，器件层可以包括子层。例如，子层可以实现半导体器件的漏极区。漏极区可以是高掺杂的。漏极区的厚度可以在从衬底分离器件层时向所获得的管芯增添充足的结构稳定性。例如，漏极区的厚度可以在至少2μm到至多200μm的范围中，或者在至少10μm到至多100μm的范围中，或者在至少20μm到至多50μm的范围中。可选地，器件层的另外的子层可以实现缓冲区。例如，对于作为半导体器件的FET，n掺杂的缓冲层可以通过相应子层实现。对于作为半导体器件的二极管，n掺杂的缓冲层可以对应于接触层。对于双极型二极管的情况，n掺杂的背侧发射极区可以通过相应子层实现。另外的子层可以实现漂移区。可以使用外延生长工艺来提供器件层以获得用于高电荷载流子迁移率的晶态SiC。一般地，外延生长工艺的生长速率可能跨器件层的厚度（即沿竖直方向）而变化，例如可能针对不同的子层而变化。为了形成半导体器件，可以实现前侧处理。在此，可以形成一个或多个电接触以电接触不同的区。例如，可以针对作为半导体器件的FET而形成源极接触、漏极接触和栅极接触。为了获得半导体器件，特别地在某个厚度的管芯上，根据参考实现方式，可能要求移除衬底的大部分，例如经由研磨。可能丢弃被移除的材料。由于SiC衬底的比较高的价格，至少相比于硅而言，这可能导致每半导体器件的比较高的单位成本。该成本可以例如通过允许衬底的重用而显著降低。下文，描述促进多次重用SiC衬底的技术。因而，可以在SiC衬底上顺序地形成多组半导体器件。每一组半导体器件可以包括横向间隔的半导体器件的阵列。通过将每一组半导体器件从衬底分离，衬底然后可以被重用于形成另外一组半导体器件。由此，可以通过针对多组半导体器件重用SiC衬底来降低每半导体器件的单位成本。基于SiC的半导体器件的一个限制是朝向SiC衬底的显著缺陷密度的倾向。例如，缺陷可以在电流传导期间通过半导体器件扩散和传播。堆叠错误是这样的缺陷的示例。这样的效应被称为双极降级。参见例如Lendenmann,H.等人的“DegradationinSiCbipolardevices:sourcesandconsequencesofelectricallyactivedislocationsinSiC”，MaterialsScienceForum第433卷，TransTechPublications，2003年。堆叠错误可以导致针对晶体管的增加的导通状态电阻Ron或二极管的增加的正向电压。这样的缺陷可降低半导体器件的制造中的产量。这再次增加每半导体器件的单位成本。而且，半导体器件的操作可靠性可能降级。通常，缺陷密度可以要求对策以避免半导体器件的故障。在一个示例中，这样的缺陷可以通过在衬底与其中形成半导体器件的SiC的外延层之间实现高掺杂的缓冲区来抑制。此缓冲区促进从管芯的前侧注入的带正电的电载流子（空穴）的高复合率。由此，可以抑制堆叠错误的生长。参见Savkina,N.S.等人的“Characterizationof3C-SiC6H-SiCheterostructuresgrownbyvacuumsublimation”，MaterialsScienceForum，第433卷，第293-296页，TransTechPublications，2003年。在此，在外延的SiC层与衬底之间提供SiC的多孔层。由此，如果相比于衬底中的缺陷的密度，外延的SiC层中的缺陷密度可以显著降低。下文，描述促进衬底的任何结晶缺陷向器件层中的传播的抑制的技术。由此，可以增加半导体器件的制造中的产量，这继而还帮助减小每半导体器件的单位成本。另外，可以减小操作半导体器件的失效的可能性。在本文所描述的各种示例中，这样的效果可以通过由另外的层对接衬底和器件层来实现。此层以下被称为界面层。界面层由衬底支撑。例如，界面层可以被限定成邻近于衬底的前侧。例如，界面层可以限定在衬底中，邻近于前侧。替换地或另外地，界面层可以限定在衬底上，邻近于前侧；即，可以使用生长工艺将界面层供应在衬底的顶部上。在衬底与界面层之间可以不存在其他层。例如，在一些实施例中，可以不使用粘合剂等将界面层附着到衬底。界面层的横向尺寸可以对应于衬底的横向尺寸。例如，界面层可以跨衬底的整个前侧横向延伸，或者至少跨衬底的前侧区域的90%横向延伸。界面层的竖直尺寸，即界面层的厚度，可以在至少1μm的范围中，例如至少2μm或例如至少5μm，到至多50μm，例如至多25μm或例如至多10μm。可能的是，界面层的厚度是器件层的厚度的至多50%，可选地是器件层的厚度的至多20%，进一步可选地是器件层的厚度的至多5%。衬底的竖直尺寸可以在100μm至800μm的范围中，例如在200μm到500μm的范围中。作为一般规则，如果与衬底的厚度相比，界面层的厚度可以是小的。例如，界面层的厚度可以不大于衬底的20%或可选地10%。界面层的材料可以对应于衬底和或器件层的材料。通常，衬底、界面层和器件层由SiC制成。以下，术语“由……制成”要在通常的制作容限内来理解，并且不排除杂质和或掺杂剂的存在。可能但非强制的是，界面层由外延的SiC制成。在一些情境中，SiC的原子级可以在衬底、界面层与器件层之间变化。例如，将可能的是，衬底、界面层和器件层全部包括以晶态形式的SiC，但是例如，根据不同的多型体。还将可能的是，衬底、界面层和器件层全部包括以晶态形式并且以相同多型体的SiC。作为一般规则，在本文所描述的各种示例中，可以使用外延生长工艺来提供晶态SiC——例如对于器件层以及可选地界面层而言。这可以包括使用化学气相沉积（CVD）和或升华外延。例如，可以采用分步控制的外延生长工艺，参见例如：Matsunami，Hiroyuki和TsunenobuKimoto的“Step-controlledepitaxialgrowthofSiC:Highqualityhomoepitaxy”，MaterialsScienceandEngineering:R:Reports20.3（1997）：125-166。这样的分步控制的外延生长工艺通常依赖于关于衬底的结晶面的偏离取向方向。例如，在4H-SiC的情况下，此结晶面可以是SiC（1,1,-2,0）面。通常，在4H-SiC的情况下，关于SiC（1,1,-2,0）面，偏离方向围封4°-5°的角度。在材料表面的平台或岛上实现晶体生长。将CVD的吸附种类合并到这样的平台台阶中。界面层可以设计成提供各种功能。例如，界面层可以设计成抑制缺陷（诸如堆叠错误和或错位）从衬底向器件层中的传播。替换地或另外地，界面层可以设计成使得能够从器件层分离衬底以从而促进衬底在形成另外的半导体器件的另外的工艺中的重用。照此，一种方法包括提供SiC的界面层。界面层由SiC衬底支撑。该方法还包括在界面层上提供外延SiC的器件层。该方法还包括在第二层中形成多个半导体器件。该方法还包括在第一层处将衬底与第二层分离。存在可用于界面层的各种设计选项，以提供这样的功能。例如，界面层可以包括多个腔体。腔体可以限定在界面层的材料内。在本文所描述的各种示例中，可以依赖于不同类型的腔体。在一个示例中，腔体可以由具有多孔性的界面层限定。这样的多孔界面层可以从电化学蚀刻（例如光电化学蚀刻）获得。在此，通常不要求使用外延SiC。通常，这样的多孔界面层的孔的集合可能不展现优选的方向或任何大规模量级。更确切地说，多孔层的孔可能展现大小和或形状和或取向的统计分布。将可能的是，孔形成互连网络。换言之，多孔层可以是海绵类型多孔层。在另一示例中，腔体可以通过孔隙来实现。孔隙通常具有修整的大小和或形状和或取向。例如，孔隙在自顶向下的工艺中可以使用良好受控的工艺参数来限定。照此，虽然孔隙还可能展现大小和或形状和或取向的分布，但是这样的分布的宽度可能显著小于针对参考多孔层的孔的对应分布的宽度。具体地，孔隙可以与优选方向对准并且可以展现大规模量级。在任何情况下，在界面层中供应腔体（例如孔和或空隙）可以帮助降低器件层中的缺陷密度。而且，衬底从器件层的分离由减小的结构刚性和或通过腔体引起的界面层的稳定性来支持。下文将描述以下示例。示例1.一种方法，包括：–提供由碳化硅衬底（130）支撑的碳化硅（例如外延的碳化硅）的第一层（101），–在第一层（101）上提供外延的碳化硅的第二层（102），–在第二层（102）中形成多个半导体器件（105,105-1,105-2,105-3），以及–在第一层（101）处将衬底（130）与第二层（102）分离，其中第一层（101）包括多个孔隙（150）。示例2.示例1所述的方法，其中所述第一层（101）的提供包括使用沟槽填充工艺（2101）以限定所述多个孔隙（150）。示例3.示例2所述的方法，其中沟槽填充工艺（2101）包括光刻限定的沟槽（160）的干法蚀刻、沟槽（160）的损伤注入以及沟槽（160）的电化学蚀刻中的至少一个。示例4.前述示例中的任何一个所述的方法，其中所述第一层（101）的提供包括使用外延生长工艺。示例5.示例2或3以及示例4所述的方法，其中用于提供第一层（101）的外延生长工艺是分步控制的外延生长工艺，其使用关于衬底（130）的结晶面的偏离取向方向（161），其中沟槽填充工艺（2101）的沟槽（160）关于偏离取向方向（161）围封至少1°，可选地至少5°，进一步可选地至少85°的角度（162）。示例6.示例4或5所述的方法，其中第一层（101）的分步控制的外延生长工艺的生长速率在用于围封所述多个孔隙（150）中的孔隙（150）的横向过度生长状况（965）中。示例7.前述示例中的任何一个所述的方法，其中所述第一层（101）的提供包括使用回流工艺，其中回流工艺的温度在用于围封所述多个孔隙（150）中的孔隙（150）的横向闭合状况中。示例8.前述示例中的任何一个所述的方法，其中所述第一层（101）的提供包括在所述多个孔隙（150）中的邻近孔隙（150）之间蚀刻脊部（152）。示例9.前述示例中的任何一个所述的方法，其中第一层（101）包括具有第一孔隙密度（301）的第一子层（101-1），并且还包括具有第二孔隙密度（302）的第二子层（101-2），其中第一层（101）的第一子层（101-1）布置在第一层（101）的第二子层（101-2）与衬底（130）之间，其中第一孔隙密度（301）大于第二孔隙密度（302）。示例10.前述示例中的任何一个所述的方法，其中所述第二层（102）的提供包括使用外延生长工艺，其中第二层（102）包括第一子层（102-1）和第二子层（102-2），其中第二层（102）的第一子层（102-1）布置在第二层（102）的第二子层（102-2）与第一层（101）之间，其中第二层（102）的第一子层（102-1）的外延生长工艺的生长速率（312-1）小于第二层（102）的第二子层（102-2）的外延生长工艺的生长速率（312-2）。示例11.前述示例中的任何一个所述的方法，其中所述多个孔隙（150）中的孔隙（150）具有细长形状，其中所述多个孔隙（150）中的孔隙（150）的纵轴（151）彼此对准。示例12.前述示例中的任何一个所述的方法，其中所述多个孔隙（150）中的孔隙（150）布置在第一层（101）中所限定的横向图案中。示例13.前述示例中的任何一个所述的方法，其中第一层（101）包括限定第一层（101）的电阻率的掺杂剂，第一层（101）的电阻率小于衬底（130）的电阻率。示例14.前述示例中的任何一个所述的方法，还包括：-在所述第二层（102）的提供之前平面化第一层（101）。示例15.前述示例中的任何一个所述的方法，其中第一层（101）包括光吸收材料，其中所述衬底（130）与第二层（102）的分离包括使用被光吸收材料吸收的激光（250）来损伤第一层（101）。示例16.示例15所述的方法，其中光吸收材料包括从用于提供第一层（101）的回火工艺获得的至少一个碳层和掺杂剂中的至少一个。示例17.前述示例中的任何一个所述的方法，其中所述将衬底（130）与第二层（102）分离包括以下中的至少一个：-将流体注入到所述多个孔隙（150）中并且将流体冷却至其冰点以下；-快速压力改变；以及-第一层（101）处的微电放电加工。示例18.前述示例中的任何一个所述的方法，还包括：-在蚀刻到第二层（102）中的竖直边缘处提供保护材料。示例19.前述示例中的任何一个所述的方法，还包括：-竖直划切第二层（102）以单分所述多个半导体器件（105,105-1,105-2,105-3）中的半导体器件（105,105-1,105-2,105-3），其中在所述将衬底（130）与第二层（102）分离之前划切第二层（102）。示例20.前述示例中的任何一个所述的方法，还包括：-在所述将衬底（130）与第二层（102）分离之后在第一层（101）的剩余部分上沉积背侧金属化层。示例21.前述示例中的任何一个所述的方法，其中以第一生长速率（311-1,311-2）来提供第一层（101），其中以第二生长速率（312-1,312-2）来提供第二层（102），其中第一生长速率小于第二生长速率。示例22.一种方法，包括：-提供多孔碳化硅的第一层（101）；-在第一层（101）上提供外延的碳化硅的第二层（102）；-在第二层（102）中形成多个半导体器件（105,105-1,105-2,105-3）；以及-在第一层（101）处将衬底（130）与第二层（102）分离。示例23.前述示例中的任何一个所述的方法，其中第二层（102）的厚度（102A）为至少20μm，可选地至少50μm；或者其中第二层（102）的厚度（102A）为至多30μm，可选地至多20μm。示例24.前述示例中的任何一个所述的方法，还包括：-在第二层（102）中限定所述多个半导体器件（105,105-1,105-2,105-3）的漂移区。-在第二层（102）中限定所述多个半导体器件（105,105-1,105-2,105-3）的漏极区或背侧发射极区。漏极区或背侧发射极区的厚度可以大于或可以不大于漂移区的厚度。示例25.前述示例中的任何一个所述的方法，其中所述第一层（101）的提供包括使用电化学蚀刻工艺。示例26.一种晶片，包括：-碳化硅衬底（130），以及-由碳化硅衬底（130）支撑的碳化硅的第一层（101），其中第一层（101）包括多个孔隙（150）。示例27.根据示例26所述的晶片，还包括：-外延的碳化硅的第二层（102），包括多个半导体器件的漂移区，并且还包括所述多个半导体器件的漏极区或背侧发射极区。漏极区或背侧发射极区的厚度可以大于或可以不大于漂移区的厚度。示例28.根据示例26或示例27所述的晶片，其中第二层（102）的厚度（102A）为至少20μm，可选地至少50μm；或者其中第二层（102）的厚度（102A）为至多30μm，可选地至多20μm。上面描述的示例可以彼此组合，以得出另外的示例。例如，将可能的是：将结合包括孔隙的第一层描述的用于将第二层与衬底分离的技术同样地应用于其中第一层包括孔的场景。关于以上方法描述的另外的技术可以应用于涉及晶片的示例。例如，可以使用这样的方法来制造晶片。图1是根据各种示例的方法的流程图。根据图1的方法对应于根据本文所描述的技术的示例工艺。在块1001处，提供第一层。第一层由衬底支撑。可以在衬底中或在衬底上提供第一层。衬底通过晶片来提供。第一层对应于以上描述的界面层。例如，界面层可以包括多个腔体，例如通过孔或孔隙来实现。在其中界面层包括多个孔隙的场景中，可以使用外延生长工艺来提供界面层。照此，界面层可以由外延的SiC制成。另一选项将是在衬底中限定界面层，同样由外延的SiC制成；在这样的场景中，可以不要求专用的外延生长工艺来提供界面层。在其中界面层包括孔的另外的场景中，可以使用电化学蚀刻来提供界面层。在这样的示例中，基于含水氢氟酸（HF）的电化学溶液可以包含一些添加剂，例如表面活性剂、乙醇、异丙醇。HF的浓度通常按照体积在50%以下的范围中。含水HF和添加剂之间的比可以是3:1、2:1、1:2、1:1、3:1、1:4（按重量测量）。取决于用于阳极化工艺的电压条件，可以使用100V以下的电压或甚至更低（低于10V），取决于是否在附加的UV照射之下实施该工艺。电流密度可以设定多孔层的孔密度（有时还称为多孔率）。例如，典型的电流密度是10μAcm²-100mAcm²的范围。孔密度是界面层的材料中的空白空间的度量。通常，其被限定为总体积之上的空材料的体积分数，并且因而可以在0%和100%之间变化。在蚀刻之后，可以执行清洗和干燥。作为一般规则，将可能的是：界面层由4H-SiC多型体制成。特别地，在这样的配置中，将可能的是：当（0001）硅面面向外（如果与（）碳面相比）时执行电化学蚀刻。另一选项将是界面层由6H-SiC多型体制成。接着，在块1002处，提供第二层。在界面层上提供第二层。第二对应于以上描述的器件层。块1002可以包括用于将漏极区（例如n掺杂的漏极区）、缓冲区（例如n掺杂的缓冲区）和或背侧发射极区沉积到界面层上的外延生长工艺。对于具有3.5kV以下的阻挡能力的器件，漏极区或背侧发射极区的厚度可以大于漂移区的厚度。块1002可以包括用于沉积漂移区的外延生长工艺。块1002可以包括氢预处理，以促进无缺陷生长工艺。参见例如Feenstra、RandallM.和ColinECWood的PorousSiCandgalliumnitride:epitaxy,catalysis,andbiotechnologyapplications，JohnWiley&Sons，2008年。在块1003处，在器件层中形成多个半导体器件。这可以包括前侧处理以限定体区、源极区、发射极区和或半导体器件的电接触。在块1004处，在界面层处将衬底与器件层分离。这可以包括在施加力以触发分离之前在载体上支撑器件层。块1004产出一个或多个管芯或芯片，其包括所述多个半导体器件。块1004还产出衬底的剩余部分。例如，可以例如通过研磨或抛光来移除衬底上的界面层的任何残留物。例如，可以采用超快抛光。在可选的块1005处，将背侧金属化层沉积到从块1004获得的所述一个或多个管芯的背侧上。通常，可以将背侧金属化层沉积在所述分离之后附着到器件层的界面层的剩余部分上。块1005是可选的。在一些场景中，取代于执行块1005，将可能的是：在块1001处在界面层中提供掺杂剂；由此，界面层的电阻率可以小于衬底的电阻率。然后，邻近于器件层的界面层的剩余部分可以展现促进欧姆背侧接触的相当大的电导率。通过剩余界面层提供的背侧的增加的粗糙性可以对降低的接触电阻有所贡献。图1的方法促进缺陷从衬底向器件层的传播的抑制。如果与衬底的结晶质量相比，这对应于器件层的结晶质量的改进；这促进采用具有合理的缺陷密度的衬底。通常，如果与具有比较高的缺陷密度的SiC衬底相比，具有特别低的缺陷密度的SiC衬底更加昂贵。在本文所描述的技术中，借助于界面层来改进缺陷密度是可能的；因此，可能不要求依赖于特别高质量的衬底。界面层中的腔体停止或减少延伸的堆叠错误和其它缺陷的传播。通过图1中的虚线箭头图示的是重用衬底的可能性。具体地，从执行块1004获得的衬底的剩余部分可以用作用于块1001-1005的进一步迭代的输入。取决于每次迭代的材料磨损水平，大量迭代通过重用单个衬底来支持，潜在地任何数目。在一些示例中，为了补偿材料磨损，在块1004处分离衬底之后提供外延的SiC的另外的层将是可能的。由此，可以保留衬底的初始厚度。结合图2的示意性图示来描述由图1的方法限定的工艺的另外的细节。图2图示了关于根据各种示例处理SiC的各方面。在工艺步骤2001处，提供衬底130。图2中所图示的是沿其限定衬底的厚度133的竖直方向z。还图示的是衬底130的前侧131和背侧132。在工艺步骤2002处，在衬底130上提供界面层101。界面层101邻近于前侧131。界面层101包括腔体。例如，界面层101可以是多孔层或可以包括孔隙。使用例如外延生长工艺之类的生长工艺来提供界面层101。通常，界面层的厚度可以在至少1μm到至多50μm的范围中或在至少2μm到至多10μm的范围中。在块2002之后硅面可以面向上。在使用生长工艺之后并且在工艺步骤2003之前平面化界面层101将是可能的。在工艺步骤2003处，在界面层101上提供器件层102。通常，器件层102的厚度102A可以是至少10μm，可选地至少50μm或至少100μm或至少150μm。在其它示例中，在工艺步骤2003处，可以提供器件层102的特别小的厚度。例如，器件层102的厚度102A可以为至多30μm或至多20μm。作为一般规则，可能存在将器件层102的厚度尺寸确定成尽可能小但是如所要求的那样大的倾向。半导体器件的各种性质可以取决于器件层102的厚度，并且特别地，可能发生折衷情形。（i）较小的厚度可以提供更好的热性质，例如热量可以更高效地耗散到载体或热沉；（ii）较小的厚度可以提供较快且节省成本的处理；（iii）较大的厚度可以增加例如通过半导体器件实现的晶体管的击穿电压；（iv）较大的厚度可以向结果得到的芯片并且在将器件层102与衬底130分离时提供增加的结构稳定性；（v）较大的厚度可以导致较高的Ron。使用外延生长工艺来提供器件层102。用于提供器件层102的生长工艺的生长速率大于用于提供接口层101的生长工艺的生长速率是可能的。这可以促进器件层102的大厚度2003A。例如，用于提供器件层102的生长工艺的大生长速率可以通过用于提供界面层101的高质量外延生长工艺来促进。界面层101的平面化还可以帮助支持大生长速率以用于提供器件层102。用于平面化表面的选项包括：化学机械平面化；抛光；以及损伤蚀刻。所有这个促进支持在工艺步骤2004处形成的半导体器件105的低缺陷密度和高产量的器件层102的形态。提供器件层102可以包括限定用于在工艺步骤2004处形成的半导体器件105的漂移区。在工艺步骤2004处，在器件层102中形成半导体器件105。这包括形成电接触等。在工艺步骤2005处，将前侧载体106附着到器件层102。在图2的示例中，前侧载体106保持附着到器件层102；在其它示例（图2中未示出）中，可以移除前侧载体106，例如在工艺步骤2007处。在工艺步骤2006处，在界面层101处将器件层102与衬底130分离。图2中图示了断裂171。作为一般规则，存在对引起断裂171以用于分离衬底130可用的各种选项。在第一选项中，可以采用背侧激光工艺，如图2中所图示的。在此，将激光250辐照到衬底130的背侧132上，这由于光吸收和加热而引起对界面层101的损伤。这通过衬底130的SiC关于激光250的透明性来促进。对界面层101的损伤进一步降低界面层101的结构刚性，使得最终断裂171产生。为了进一步增强这样的损伤，界面层101包括光吸收材料将是可能的。然后，可以通过使用被光吸收材料吸收的激光250来将衬底130与器件层102分离。掺杂剂可以用作光吸收材料。同样地，一个或多个碳层（例如石墨烯）可以用作光吸收材料。例如，这样的碳原子可以从在工艺步骤2002处应用于界面层101的回火工艺来获得。如果在界面层101中供应光吸收材料，则可以不要求聚焦激光250，使得在界面层101处观察到最高强度。更确切地说，界面层101处的吸收可以借助于光吸收材料来增加，而不是激光250的空间上变化的强度。这降低工艺步骤2006的复杂度。在第二选项中，为了促进断裂171，即为了触发衬底130与器件层102的分离，可以使用冷拆分工艺的至少部分，参见例如Swoboda、Marko等人的“LaserassistedSiCwaferingusingCOLDSPLIT”，MaterialsScienceForum，第897卷，TransTechPublications，2017年。在此，可以例如在器件层102的前侧上沉积包括一个或多个聚合物的层。聚合物可以具有与衬底130不同的热膨胀系数。然后，当冷却时，聚合物的长度和或体积改变引发机械应力，其导致断裂171。一般地，由于界面层101的降低的结构刚性，由聚合物层的这样的长度改变引发的机械应力甚至可以足以导致分离；然后，可以不要求附加地采用背侧激光工艺。因此，背侧激光工艺一般是可选的。在第三选项中，分离衬底130可以替换地或另外地包括将流体注入到界面层101的孔隙中。然后，可以将流体冷却至其冰点以下。在到固体状态的转变下的流体的膨胀也可以引发机械应力，其导致断裂171。例如，可以使用处于流体状态或气体状态中的水。在第四选项中，分离衬底130可以替换地或另外地包括喷水处理。在第五选项中，分离衬底130可以替换地或另外地包括界面层101中的微电放电加工（μEDM）。在第六选项中，分离衬底130可以替换地或另外地包括应用快速压力改变以引发应力。在工艺步骤2007处，在界面层101的剩余部分上在背侧132处提供背侧金属化层107。再次地，这是可选的。替换地，可以移除界面层。在工艺步骤2008处，实现器件层102的竖直划切以单分半导体器件105。相应的KERF结构可以用于限定划切线172。在图2的场景中，工艺步骤2008的划切是在工艺步骤2006处发生的衬底130的分离之后。在其它示例中，将可能的是通过在将衬底130与器件层102分离之前执行由划切来单分半导体器件105，例如在工艺步骤2006之前并且在工艺步骤2005之后。图3图示了关于根据各种示例处理SiC的各方面。图3的处理一般地对应于图2的处理。例如，工艺步骤2011对应于工艺步骤2001。工艺步骤2013对应于工艺步骤2003。工艺步骤2014对应于工艺步骤2004。工艺步骤2015对应于工艺步骤2005。工艺步骤2016对应于工艺步骤2006。工艺步骤2017对应于工艺步骤2007。工艺步骤2018对应于工艺步骤2008。在工艺步骤2012中，界面层101——不同于工艺步骤2002——未被使用生长工艺提供为衬底130上的外延层，而是提供在衬底130中。例如，可以通过适当地结构化衬底130的顶层来在衬底130的顶层中限定腔体。图4是根据各种示例的方法的流程图。例如，图4的方法可以结合图1的块1001来采用以提供界面层101。具体地，图4图示了关于在界面层101中限定多个孔隙的各方面。该方法以块1011开始。块1011是可选的块。在块1011中，执行外延生长工艺，具体地，分步控制的外延生长工艺。在衬底上沉积结晶SiC（参见图2的工艺步骤2002）。在其它实现方式中，可以在衬底中限定界面层使得不必在衬底的顶部上沉积任何附加材料（参见图3的工艺步骤2012）。接着，在块1012处，例如使用抗蚀剂及其曝光来光刻限定蚀刻掩模。蚀刻掩模限定沟槽的形状。在图5中图示了示例蚀刻掩模165。图示了纵向成形的沟槽160。图5是顶视图；晶片的横向平面对应于绘制的平面。具体地，沟槽160围封关于块1011的分步控制的外延生长工艺的偏离取向方向161的角度162。例如，角度162可以是至少1°，可选地至少5度，进一步可选地至少85°。例如，角度可以是90°±5°。再次参照图4：接着，在块1013处，蚀刻沟槽160。在此，使用干法蚀刻、损伤注入和电化学蚀刻中的一个或多个来限定沟槽160是可能的。在SiC未被掩蔽材料165（例如光致抗蚀剂和或硬掩模）保护的地方局部地移除材料。在块1014处，再次地，外延生长工艺用于沉积SiC。在沉积该材料之前，移除蚀刻掩模165。通过使用外延生长工艺，填充沟槽；这是为何块1012-1014有时被称为沟槽填充工艺2101的原因。如将领会到的，提供界面层101因而可以包括使用沟槽填充工艺2101。在一些示例中，实现沟槽填充工艺2101的多次迭代将是可能的，如通过图4中的虚线箭头所图示的。由此，提供具有两个或更多子层的界面层101是可能的。使用沟槽填充工艺2101促进在界面层101中限定孔隙。图6图示了关于孔隙150的细节。图6图示了关于包括多个孔隙150的界面层101的各方面。图6是沿图5的竖直方向z和线X-X的截面图。图6中所图示的是由沟槽填充工艺2101限定的沟槽160。在图6中，孔隙150与沟槽160相关联。当在图4的块1014处沉积材料时，孔隙150由沟槽160的过度生长产生。因而，在自顶向下工艺中提供孔隙150并且其展现优选的方向。例如，如图6中所图示的，孔隙150的纵轴151彼此对准。此对准由蚀刻掩模165的几何形状和布置引发。同样地，蚀刻掩模165引发沿沟槽160的横向图案中的孔隙150的布置。孔隙150具有沿z方向的细长形状。孔隙150具有液滴形状。照此，孔隙150不同于通常是球形的多孔层的孔。如将领会到的，在图6的示例中，孔隙150不形成互连网络（海绵类型腔体）。在一些示例中，可能合期望的是限定孔隙150使得它们形成互连网络。例如，在邻近的孔隙彼此连接的情况下和或对于孔隙在垂直于z方向的方向上沿整个晶片延伸使得它们到达晶片边缘的情况，注入流体以用于通过将流体冷却至其冰点以下来促进衬底130的分离是可能的。存在可用于限定孔隙150使得它们形成互连网络的各种选项。根据示例选项，推迟（suspend）图4中的块1014的生长工艺并且在推迟的同时蚀刻仍开放（still-open）孔隙150的脊部152将是可能的。此蚀刻可以包括氧化该材料以及经氧化的材料的随后氢氟酸处理。在一些示例中，脊部152的这样的蚀刻可以不用于形成互连网络；而是更确切地说扩大各个孔隙150的体积，以进一步降低界面层101的结构稳定性。这进一步促进在界面层101处将器件层102与衬底130分离。作为一般规则，各种选项可用于在图4的块1014处沉积材料时促进孔隙150的形成。这些选项可以单独或彼此结合来采用。用于促进孔隙150的形成的第一选项包括角度162的适当选择（参见图5）。通常，在4°到90°的范围中的角度162的尺寸确定可以帮助促进孔隙的围封。用于促进孔隙150的形成的第二选项包括使用回流工艺。在此，所沉积的SiC材料的横向重分布围封孔隙150。生长工艺可以针对这样的重分布被打断。促进重分布的工艺参数包括以下中的至少一个：高温、低压、合适的气氛（gasatmosphere），例如具有氢气。温度可以设定成使得其在用于围封孔隙150的横向闭合状况中。在用于促进孔隙的形成的第三选项中，生长工艺的工艺参数可以设定在横向过度生长状况内。结合图7对此进行图示。图7图示了关于块1014的外延生长工艺的工艺参数的各方面。外延生长工艺是CVD工艺，包括反应物（在图7的场景中，氢氯酸或氯化氢（HCl），竖直轴，和硅烷（SiH4），水平轴）的某些流速率。如图7中所指示的，用于过度生长以限定孔隙150的典型状况965依赖于比较大的硅烷流速率和比较小的HCl流速率。这通常导致材料沉积的小生长速率。一般地，块1014的外延生长工艺的生长速率可以设定成使得其在用于围封孔隙150的横向过度生长状况965中。参见例如Ji,Shiyang等人的“AnempiricalgrowthwindowconcerningtheinputratioofHClSiH4gasesinfilling4H-SiCtrenchbyCVD”，AppliedPhysicsExpress10.5（2017）：055505。图8图示了关于作为竖直位置的函数的孔隙密度的各方面。在图8的场景中，界面层101包括两个子层101-1、101-2（例如从沟槽填充工艺的多次迭代获得，参见图4，虚线箭头）。子层101-1邻近于衬底130，并且子层101-2邻近于器件层102。孔隙密度可以一般地对应于（i）其中在界面层中不存在SiC材料的体积（即由于孔隙）与（ii）界面层的总体积之间的比。与孔隙密度相关联的另一度量是（i）其中在界面层中存在SiC材料的体积与（ii）界面层的总体积之间的比。例如，在本文所描述的各种示例中，（i）其中在界面层中存在SiC材料的体积与（ii）界面层的总体积之间的比可以在10%到90%的范围中，或可选地在30%到70%的范围中。如所图示的，如果与子层101-2的孔隙密度302相比，子层101-1具有更高的孔隙密度301。在一般层级上，可能存在减小孔隙密度301、302以用于增加沿竖直Z方向到衬底130的距离的倾向。由此，可以改进用于器件层102的外延生长的晶种条件。具体地，可以改进形态。可以实现不同的孔隙密度301、302，例如通过改变邻近沟槽160之间的横向节距（pitch）和或通过改变沟槽160的横向几何填充因素。孔隙密度301、302可以通过改变用于填充沟槽160的外延生长工艺的生长速率来变化。在图9中描述关于生长速率的细节。图9图示了关于作为竖直位置的函数的生长速率的各方面。在图9中，界面层101包括子层101-1、101-2。器件层102包括子层102-1、102-2。如图9中所图示的，增加生长速率311-1、311-2、312-1、312-2以用于增加沿竖直Z方向到衬底130的距离。在图9的场景中，增加生长速率与子层101-1、101-2、102-1、102-2相关。作为一般倾向，生长速率可以增加以用于增加沿竖直Z方向到衬底130的距离，例如在界面层101内和或在器件层102内。这帮助避免由于界面层101中的孔隙150所致的被扰乱的表面形态的传播。这促进高质量半导体器件105。如将领会到的，器件层102的平均生长速率312-1、312-2大于界面层101的平均生长速率311-1、311-2。这帮助减少处理时间，因为通常器件层102的厚度显著大于界面层101的厚度。图10和11图示了关于单分半导体器件105-1-105-3的各方面。具体地，图10和11图示了关于保护半导体器件105-1-105-3的各方面。在此，蚀刻边缘区172。然后，将保护材料180（例如玻璃、环氧树脂或另一氧化物）按压到边缘区172中以覆盖边缘区172的相应竖直边缘。然后，沿边缘区172实现划切以用于从彼此单分半导体器件105-1-105-3。由此提供边缘钝化边缘保护。半导体器件105、105-1-105-3的形成可以在本文所描述的各种示例中变化。例如，可以实现所谓的“高动态强度”（HDR）概念，其通过减小器件的导通状态中的结终止区域中的器件的自由电荷载流子密度来改进器件的关断强度。在此，可以局部地氧化沿横向限定的划切边缘的小区。然后，外延横向过度生长可以应用于这些经局部氧化的区。该区一方面应当足够小以促进无缺陷外延横向过度生长；另一方面，邻近区之间的距离应当足够小使得有效地抑制自由电荷载流子从管芯背侧的注入。对半导体器件的形成的进一步可能修改包括105、105-1-105-3在器件层102中限定腔体——例如孔和或孔隙。关于图12对此进行图示。图12示意性地图示了关于在器件层102中限定腔体的各方面。例如，可以在器件层102的横向限制的区178中限定孔，例如使用电化学蚀刻。这些区178可以与切口179对准，沿切口179实现划切以单分半导体器件105-1至105-3。例如，这些区178的竖直厚度178A可以大于器件层102的厚度（图12中未图示）。在其它示例中（参见图12），这些区的竖直厚度178A小于器件层102的厚度102A，以从而提供机械稳定化。可选地可能的是，在将腔体限定在区178中之后沉积SiC的外延生长层（参见图12，其中区178不完全延伸到器件层102的前侧）。区178中的腔体促进沿切口179单分半导体器件105-1-105-3，例如通过施加适当的机械应力。可以不要求实现划切。可以增加边缘质量。图13示意性地图示了关于包括多孔SiC的界面层102的各方面。图13是垂直于z方向的界面层102的截面图，即在xy平面中。图13图示了在不同z位置（z1和z2）处的孔601，z位置以小于平均孔尺寸602的距离偏移。（要指出的是，在图13中，为了简化的缘故，并未标记所有孔601）。如图13中所图示的，孔601形成互连网络（海绵类型孔）。这意味着平均上，互连孔601的数目显著大于1，例如大于10或大于100。在相邻的孔601之间形成通道。孔601可以例如平均上具有球形形状，即具有1的平均纵横比。孔601的总体中的一些单独的孔可以具有从1偏离的纵横比，即其沿x方向的长度不同于其沿y方向的长度（此纵横比有时还被称为伸长率或离心率）。那就意味着孔可以具有在竖直方向上比在横向方向上的更长范围（extent）。孔之间的半导体结构可以具有例如类似钟乳石的结构。图14示意性地图示了关于包括多孔SiC的界面层102的各方面。图14的示例一般地对应于图13的示例。然而，在图14的示例中，如果与图13的场景相比，孔密度减小。而且，如果与图13的示例相比，平均孔大小602在图14的示例中更小。孔密度可以一般地对应于（i）其中在界面层中不存在SiC材料的体积（即由于孔）与（ii）界面层的总体积之间的比。与孔隙密度相关联的另一度量是（i）其中在界面层中存在SiC材料的体积与（ii）界面层的总体积之间的比。例如，在本文所描述的各种示例中，（i）其中在界面层中存在SiC材料的体积与（ii）界面层的总体积之间的比可以在10%到90%的范围中，或者可选地在30%到70%的范围中。在图14中，孔密度和孔大小配置成使得不形成孔601的互连网络。使用用于制备多孔界面层102的适当工艺来修整孔601的这样的和其它的结构性质是可能的。例如，可以通过调节电化学蚀刻的电流密度来调节孔601的大小和或密度。在一些示例中，这用于制备具有不同孔密度和或孔大小的界面层102的多个子层。在图15中图示了对应的场景。图15图示了关于作为竖直位置的函数的孔密度的各方面。在图15的场景中，界面层101包括两个子层101-1、101-2（例如从具有经调节的工艺参数的电化学蚀刻工艺的多次迭代获得）。子层101-1邻近于衬底130并且子层101-2邻近于器件层102。如所图示的，如果与子层101-2的孔密度802相比，子层101-1具有更高的孔密度801。在一般层级上，可能存在减小孔密度801、802以用于增加沿竖直Z方向到衬底130的距离的倾向。由此，可以改进用于器件层102的外延生长的晶种条件。具体地，可以改进形态。可以实现不同的孔密度801、802，例如通过变化电化学蚀刻的电流密度。例如，子层101-1可以具有在40%到70%的范围中的孔密度；而子层101-2可以具有在10%到50%的范围中的孔密度。在一些示例中，子层101-1可以形成孔601的互连网络；而子层101-2可以不形成孔601的互连网络。例如，子层101-1的厚度101-1A可以在0.5μm到50μm的范围中。厚度101-2A可以在0.2μm到20μm的范围中。因而，如果与子层101-1相比，子层101-2可以具有更小的竖直延伸。总结而言，以上，已经描述了促进在外延的SiC的器件层中形成半导体器件的各种技术。在包括诸如孔或孔隙之类的腔体的界面层上提供器件层。将界面层提供在SiC衬底上或限定在SiC衬底中靠近其前侧。这些技术促进高质量、高产量的功率半导体器件的生产。例如，器件层（取决于半导体器件的特定类型）可以包括层堆栈，包括漏极或发射极区，以及可选地，缓冲区、漂移区、p掺杂的体区和或源极区或前侧发射极。界面层提供关于将衬底与器件层分离的功能；和或关于抵挡缺陷传播的屏障的功能。总结而言，已经描述了以下示例：虽然已经关于某些优选实施例示出和描述了本发明，但是本领域其他技术人员在阅读和理解本说明书时将想到等同物和修改。本发明包括所有这样的等同物和修改并且仅由随附权利要求的范围来限制。为了说明，已经针对其中界面层包括孔隙的场景描述了关于在界面层处将器件层与衬底分离的各种技术。类似的技术可以容易地应用于其中界面层包括孔的场景。为了进一步说明，已经关于包括提供器件层和界面层的方法描述了各种技术。可以从这样的方法获得相应的晶片，其中晶片具有通过这样的方法表征的结构性质。为了进一步说明，已经描述了其中沟槽填充工艺用于在作为器件层的SiC的外延生长的层中限定孔隙的各种技术。沟槽填充工艺还可以结合其中在衬底中限定器件层的场景来使用。为了更进一步说明，已经关于具有比较大的厚度（例如至少20μm）的器件层描述了各种技术。类似的技术还可以被提供用于比较薄的器件层，例如具有至多20μm的厚度。为了更进一步说明，虽然已经关于作为半导体材料的SiC描述了各种场景，但是类似的技术可以实现在其它种类和类型的宽带隙半导体材料（例如GaN等）中。

权利要求：1.一种方法，包括：–提供由碳化硅衬底（130）支撑的多孔碳化硅的第一层（101），–在第一层（101）上提供外延的碳化硅的第二层（102），–在第二层（102）中形成多个半导体器件（105,105-1,105-2,105-3），以及–在第一层（101）处将衬底（130）与第二层（102）分离。2.前述权利要求中的任一项所述的方法，其中第二层（102）的厚度（102A）为至少20μm，可选地至少50μm；或其中第二层（102）的厚度（102A）为至多30μm，可选地至多20μm。3.权利要求1或2所述的方法，其中第一层（101）的多孔碳化硅形成孔（601）的互连网络。4.前述权利要求中的任一项所述的方法，其中第一层（101）包括具有第一孔密度（801）的第一子层（101-1），并且还包括具有第二孔密度（802）的第二子层（101-2），其中第一层（101）的第一子层（101-1）布置在第一层（101）的第二子层（101-2）与衬底（130）之间，其中第一孔密度（801）大于第二孔密度（802）。5.前述权利要求中的任一项所述的方法，其中所述第一层（101）的提供包括使用外延生长工艺。6.前述权利要求中的任一项所述的方法，其中所述第一层（101）的提供包括使用电化学蚀刻工艺。7.前述权利要求中的任一项所述的方法，其中所述第二层（102）的提供包括使用外延生长工艺，其中第二层（102）包括第一子层（102-1）和第二子层（102-2），其中第二层（102）的第一子层（102-1）布置在第二层（102）的第二子层（102-2）与第一层（101）之间，其中第二层（102）的第一子层（102-1）的外延生长工艺的生长速率（312-1）小于第二层（102）的第二子层（102-2）的外延生长工艺的生长速率（312-2）。8.前述权利要求中的任一项所述的方法，其中第一层（101）包括限定第一层（101）的电阻率的掺杂剂，第一层（101）的电阻率小于衬底（130）的电阻率。9.前述权利要求中的任一项所述的方法，还包括：-在所述第二层（102）的提供之前平面化第一层（101）。10.前述权利要求中的任一项所述的方法，其中第一层（101）包括光吸收材料，其中所述衬底（130）与第二层（102）的分离包括使用被光吸收材料吸收的激光（250）来损伤第一层（101）。11.权利要求10所述的方法，其中光吸收材料包括从用于提供第一层（101）的回火工艺获得的至少一个碳层和掺杂剂中的至少一个。12.前述权利要求中的任一项所述的方法，其中所述将衬底（130）与第二层（102）分离包括以下中的至少一个：-将流体注入到第一层的所述多孔碳化硅中并且将流体冷却至其冰点以下；-快速压力改变；以及-第一层（101）处的微电放电加工。13.前述权利要求中的任一项所述的方法，还包括：-在蚀刻到第二层（102）中的竖直边缘处提供保护材料。14.前述权利要求中的任一项所述的方法，还包括：-竖直划切第二层（102）以单分所述多个半导体器件（105,105-1,105-2,105-3）中的半导体器件（105,105-1,105-2,105-3），其中在所述将衬底（130）与第二层（102）分离之前划切第二层（102）。15.前述权利要求中的任一项所述的方法，还包括：-在所述将衬底（130）与第二层（102）分离之后在第一层（101）的剩余部分上沉积背侧金属化层。16.前述权利要求中的任一项所述的方法，其中以第一生长速率（311-1,311-2）来提供第一层（101），其中以第二生长速率（312-1,312-2）来提供第二层（102），其中第一生长速率小于第二生长速率。17.前述权利要求中的任一项所述的方法，还包括：-在第二层（102）中限定所述多个半导体器件（105,105-1,105-2,105-3）的漂移区，并且-在第二层（102）中限定所述多个半导体器件（105,105-1,105-2,105-3）的漏极区或背侧发射极区，其中漏极区或背侧发射极区的厚度大于漂移区的厚度。18.一种方法，包括：-提供由碳化硅衬底（130）支撑的碳化硅的第一层（101），-在第一层（101）上提供外延的碳化硅的第二层（102），-在第二层（102）中形成多个半导体器件（105,105-1,105-2,105-3），以及-在第一层（101）处将衬底（130）与第二层（102）分离，其中第一层（101）包括多个孔隙（150）。19.权利要求18所述的方法，其中所述第一层（101）的提供包括使用沟槽填充工艺（2101）以限定所述多个孔隙（150）。20.权利要求19所述的方法，其中沟槽填充工艺（2101）包括光刻限定的沟槽（160）的干法蚀刻、沟槽（160）的损伤注入以及沟槽（160）的电化学蚀刻中的至少一个。21.权利要求18至20中的任一项所述的方法，其中所述第一层（101）的提供包括使用外延生长工艺。22.权利要求19或20和权利要求21所述的方法，其中用于提供第一层（101）的外延生长工艺是分步控制的外延生长工艺，其使用关于衬底（130）的结晶面的偏离取向方向（161），其中沟槽填充工艺（2101）的沟槽（160）关于偏离取向方向（161）围封至少1°，可选地至少5°，进一步可选地至少85°的角度（162）。23.权利要求21或22所述的方法，其中第一层（101）的分步控制的外延生长工艺的生长速率在用于围封所述多个孔隙（150）中的孔隙（150）的横向过度生长状况（165）中。24.权利要求18至23中的任一项所述的方法，其中所述第一层（101）的提供包括使用回流工艺，其中回流工艺的温度在用于围封所述多个孔隙（150）中的孔隙（150）的横向闭合状况中。25.权利要求18至24中的任一项所述的方法，其中所述第一层（101）的提供包括在所述多个孔隙（150）中的邻近孔隙（150）之间蚀刻脊部（152）。26.权利要求18至25中的任一项所述的方法，其中第一层（101）包括具有第一孔隙密度（301）的第一子层（101-1），并且还包括具有第二孔隙密度（302）的第二子层（101-2），其中第一层（101）的第一子层（101-1）布置在第一层（101）的第二子层（101-2）与衬底（130）之间，其中第一孔隙密度（301）大于第二孔隙密度（302）。27.权利要求18至26中的任一项所述的方法，其中所述第二层（102）的提供包括使用外延生长工艺，其中第二层（102）包括第一子层（102-1）和第二子层（102-2），其中第二层（102）的第一子层（102-1）布置在第二层（102）的第二子层（102-2）与第一层（101）之间，其中第二层（102）的第一子层（102-1）的外延生长工艺的生长速率（312-1）小于第二层（102）的第二子层（102-2）的外延生长工艺的生长速率（312-2）。28.权利要求18至27中的任一项所述的方法，其中所述多个孔隙（150）中的孔隙（150）具有细长形状，其中所述多个孔隙（150）中的孔隙（150）的纵轴（151）彼此对准。29.权利要求18至28中的任一项所述的方法，其中所述多个孔隙（150）中的孔隙（150）布置在第一层（101）中所限定的横向图案中。30.权利要求18至29中的任一项所述的方法，其中第一层（101）包括限定第一层（101）的电阻率的掺杂剂，第一层（101）的电阻率小于衬底（130）的电阻率。31.权利要求18至30中的任一项所述的方法，还包括：-在所述第二层（102）的提供之前平面化第一层（101）。32.权利要求18至31中的任一项所述的方法，其中第一层（101）包括光吸收材料，其中所述衬底（130）与第二层（102）的分离包括使用被光吸收材料吸收的激光（250）来损伤第一层（101）。33.权利要求32所述的方法，其中光吸收材料包括从用于提供第一层（101）的回火工艺获得的至少一个碳层和掺杂剂中的至少一个。34.权利要求18至33中的任一项所述的方法，其中所述将衬底（130）与第二层（102）分离包括以下中的至少一个：-将流体注入到所述多个孔隙（150）中并且将流体冷却至其冰点以下；-快速压力改变；以及-第一层（101）处的微电放电加工。35.权利要求18至34中的任一项所述的方法，还包括：-在蚀刻到第二层（102）中的竖直边缘处提供保护材料。36.权利要求18至35中的任一项所述的方法，还包括：-竖直划切第二层（102）以单分所述多个半导体器件（105,105-1,105-2,105-3）中的半导体器件（105,105-1,105-2,105-3），其中在所述将衬底（130）与第二层（102）分离之前划切第二层（102）。37.权利要求18至36中的任一项所述的方法，还包括：-在所述将衬底（130）与第二层（102）分离之后在第一层（101）的剩余部分上沉积背侧金属化层。38.权利要求18至37中的任一项所述的方法，其中以第一生长速率（311-1,311-2）来提供第一层（101），其中以第二生长速率（312-1,312-2）来提供第二层（102），其中第一生长速率小于第二生长速率。39.权利要求18至38中的任一项所述的方法，还包括：-在第二层（102）中限定所述多个半导体器件（105,105-1,105-2,105-3）的漂移区，并且-在第二层（102）中限定所述多个半导体器件（105,105-1,105-2,105-3）的漏极区或背侧发射极区，其中漏极区或背侧发射极区的厚度大于漂移区的厚度。40.一种晶片，包括：-碳化硅衬底（130），以及-由碳化硅衬底（130）支撑的多孔碳化硅的第一层（101）。41.一种晶片，包括：-碳化硅衬底（130），以及-由碳化硅衬底（130）支撑的碳化硅的第一层（101），其中第一层（101）包括多个孔隙（150）。42.根据权利要求41所述的晶片，还包括：-外延的碳化硅的第二层（102），包括多个半导体器件的漂移区，并且还包括所述多个半导体器件的漏极区或背侧发射极区，其中漏极区或背侧发射极区的厚度大于漂移区的厚度。

百度查询： 英飞凌科技股份有限公司 在碳化硅中形成半导体器件