买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：爱思开启方半导体有限公司

摘要：本发明提供了单层多晶硅多次编程MTP单元及其擦除方法和编程方法。该单层多晶硅多次编程MTP单元包括：第二导电型阱；包括漏极、感测栅极和源极的感测晶体管；连接至漏极的漏电极；连接至源极的源电极；连接至感测晶体管的感测栅极的控制栅极；以及控制栅电极，其中，感测晶体管、漏电极、源电极、控制栅极以及控制栅电极位于第二导电型阱上。

主权项：1.一种单层多晶硅多次编程MTP单元，包括：第二导电型阱；包括漏极、感测栅极和源极的感测晶体管；连接至所述漏极的漏电极；连接至所述源极的源电极；连接至所述感测晶体管的所述感测栅极的控制栅极；控制栅电极；以及第一导电型浅阱，其位于所述第二导电型阱的上部上且位于所述控制栅极的下部上，其中，所述漏极和所述源极具有与所述第一导电型浅阱的导电类型相同且与所述第二导电型阱的导电类型不同的第一导电类型，以及其中，所述感测晶体管、所述漏电极、所述源电极、所述控制栅极以及所述控制栅电极位于所述第二导电型阱上。

全文数据：单层多晶硅多次编程单元及其擦除方法和编程方法相关申请的交叉引用本申请要求于2018年1月30日在韩国知识产权局提交的韩国专利申请第10-2018-0011394号的权益，其全部公开内容通过引用并入本文中用于所有目的。技术领域以下描述涉及单层多晶硅singlepoly多次编程MTP,MultiTimeProgram单元。以下描述还涉及单层多晶硅MTP单元的结构及其操作方法，其能够采用防止过度擦除over-erase的操作方法。这样的结构和方法使得能够去除用于防止过度擦除的选择晶体管，以便减小MTP单元的尺寸。背景技术非易失性存储器NVM是即使电源断开也能长时间稳定地保持存储在其中的数据的存储器件。电可擦除可编程只读存储器EEPROM和闪速式存储器均可以是在广泛使用的非易失性存储元件。特别地，非易失性存储元件甚至可以以低电力供应来存储数据，因此这样的技术广泛地用于便携式电子装置中。近来广泛使用的EEPROM技术通常是使用NMOS双层多晶硅单元来实现的。在这样的技术中，要求双层多晶硅EEPROM单元形成两层多晶硅层，从而需要超出标准的互补金属氧化物半导体CMOS制造工艺的特殊制造工艺。因此，对使用可以利用标准的CMOS制造工艺制造的单层多晶硅EEPROM或多次可编程MTP存储器的偏好增加。通过将电子或空穴注入浮栅中或擦除电子或空穴来实现MTP单元的编程和擦除操作。通过将电子或空穴注入浮栅中，更具体地，例如可以使用诸如福勒-诺德海姆F-N，Fowler-Nordheim遂穿、热电子注入、带间隧穿BTBT、UV擦除的各种方法。F-N隧穿方法的常规MTP单元被过度擦除而导致漏电流大，或者具有用于防止过度擦除现象引起单元面积增加的选择晶体管。此外，F-N隧穿方法的常规MTP单元需要高电压以在操作中产生隧穿，因此，已经存在用于驱动MTP单元的外围电路中使用的元件包括高压元件的问题。即使在这样的MTP单元中使用中压元件，也会增加用于元件之间的绝缘的间隙从而增大了MTP知识产权IP单元的尺寸。此外，为了获得击穿电压，已经甚至在MTP单元中也使用高压阱，或者已经增大了用于绝缘的间隙从而也增大了单元的尺寸。因此，由于MTP单元和IP的尺寸是大的，因此存在难以在小的物理区中提供如近期市场中要求的高密度MTPIP的问题。发明内容提供本发明内容是为了以简化的形式介绍以下在具体实施方式中进一步描述的概念的选择。本发明内容并不旨在识别所要求保护的主题的关键特征或必要特征，也不旨在用作帮助确定所要求保护的主题的范围。在一个总体方面，一种单层多晶硅多次编程MTP单元包括：第二导电型阱；包括漏极、感测栅极和源极的感测晶体管；连接至漏极的漏电极；连接至源极的源电极；连接至感测晶体管的感测栅极的控制栅极；以及控制栅电极，其中，感测晶体管、漏电极、源电极、控制栅极以及控制栅电极位于第二导电型阱上。单层多晶硅MTP单元还可以包括位于第二导电型阱的上部上且位于控制栅极的下部上的第一导电型浅阱。感测晶体管的感测栅极可以通过隧穿区域tunnelingregion来实现，该隧穿区域用于提供电子或空穴朝向隧穿区域的下端的移动路径。该单层多晶硅MTP单元可以形成包括感测栅极和控制栅极的浮栅。感测晶体管的漏极和源极可以分别由在漏电极的下部和源电极的下部上的、位于第二导电型阱的上部上的第二掺杂层和第三掺杂层形成。单层多晶硅MTP单元还可以包括形成在控制栅电极的下部上的第四掺杂层。可以在单层多晶硅MTP单元的整个区域或部分区域中添加有高浓度的单元轻掺杂漏极LDD和或晕圈Halo注入区。单层多晶硅MTP单元还可以包括：感测晶体管区域，在第二导电型阱上的漏电极、感测晶体管和源电极位于感测晶体管区域中；以及控制栅极区域，在第二导电型阱上的控制栅极和控制栅电极位于控制栅极区域中。单层多晶硅MTP单元还可以包括置于感测晶体管区域与控制栅极区域之间以使感测晶体管区域和控制栅极区域隔开的隔离膜。在针对擦除操作的擦除时间或针对编程操作的编程时间期间重复的多个脉冲电压可以被施加到漏电极、源电极和控制栅电极，并且可以测量在重复的多个脉冲电压之间流入单层多晶硅MTP单元的电流，以确定擦除操作或编程操作的完成。在另一总体方面，一种单层多晶硅多次编程MTP单元包括：第二导电型阱；与第二导电型阱相邻设置的第一导电型阱；包括漏极、感测栅极和源极的感测晶体管；连接至漏极的漏电极；连接至源极的源电极；连接至感测栅极的控制栅极；以及控制栅电极，其中，感测晶体管、漏电极和源电极位于第二导电型阱上，并且其中，控制栅极和控制栅电极位于第一导电型阱上。感测晶体管的感测栅极可以通过隧穿区域来实现，该隧穿区域用于提供电子或空穴朝向隧穿区域的下端的移动路径。该单层多晶硅MTP单元可以形成包括感测栅极和控制栅极的浮栅。感测晶体管的漏极和源极可以分别由在漏电极的下部和源电极的下部上的、位于第二导电型阱的上部上的第二掺杂层和第三掺杂层形成。单层多晶硅MTP单元还可以包括形成在控制栅电极的下部上的第四掺杂层。可以在单层多晶硅MTP单元的整个区域或部分区域中添加有高浓度的单元轻掺杂漏极LDD和或晕圈注入区。单层多晶硅MTP单元还可以包括：感测晶体管区域，在第二导电型阱上的漏电极、感测晶体管和源电极位于感测晶体管区域中；以及控制栅极区域，在第一导电型阱上的控制栅极和控制栅电极位于控制栅极区域中。单层多晶硅MTP单元还可以包括置于感测晶体管区域与控制栅极区域之间以使感测晶体管区域和控制栅极区域隔开的隔离膜。在针对擦除操作的擦除时间或针对编程操作的编程时间期间重复的多个脉冲电压可以被施加到漏电极、源电极和控制栅电极，并且可以测量在重复的多个脉冲电压之间流入单层多晶硅MTP单元的电流，以确定擦除操作或编程操作的完成。在另一总体方面，公开了一种单层多晶硅多次编程MTP单元的擦除方法，该单晶多次MTP单元包括感测晶体管和控制栅电极、以及分别连接至感测晶体管的漏极、源极和感测栅极的漏电极、源电极和控制栅极，该方法包括：在设置时间段期间向漏电极、源电极和控制栅电极施加用于擦除操作的电压；测量单层多晶硅MTP单元中的电流；确定所测量出的电流是否大于第一设置值；响应于作为确定的结果、所测量出的电流小于或等于第一设置值，重复地执行上述施加、测量和确定步骤；以及响应于作为确定的结果、所测量出的电流大于第一设置值，确认已经完成了擦除操作并且终止该方法。该施加步骤可以包括：向源电极施加GND电压，向漏电极施加正电压VPP，并且可以向控制栅电极施加大于或等于被施加到源电极的电压的电压。重复地执行上述施加、测量和确定步骤可以包括：将执行该施加步骤的次数与第三设置值进行比较；通过响应于作为比较的结果、该次数大于第三设置值而确定为擦除操作失败，来终止擦除操作；以及响应于作为比较的结果、该次数小于或等于第三设置值而执行施加步骤、测量步骤和确定步骤。该测量步骤可以包括：向源电极施加GND电压，以及向漏电极和控制栅电极施加用于使注入浮栅中的空穴不离开浮栅的低电压。漏电极可以被施加有大于GND电压的第一电压，并且控制栅电极可以被施加有大于第一电压的第二电压。在另一总体方面，公开了一种单层多晶硅多次编程MTP单元的编程方法，该单层多晶硅MTP单元包括感测晶体管和控制栅电极、以及分别连接至感测晶体管的漏极、源极和感测栅极的漏电极、源电极和控制栅极，该方法包括：在设置时间段期间向漏电极、源电极和控制栅电极施加用于编程操作的电压；测量单层多晶硅MTP单元中的电流；确定所测量出的电流是否大于第二设置值；响应于作为确定的结果、所测量出的电流大于第二设置值，重复地执行上述施加、测量和确定步骤；以及响应于作为确定的结果、所测量出的电流小于或等于第二设置值，确认已经完成编程操作，并且终止该方法。该施加步骤可以包括：向漏电极和控制栅电极施加正电压VPP，并且向源电极施加低于被施加到漏电极和控制栅电极的正电压VPP的电压。该施加步骤可以包括：向源电极施加GND电压，向控制栅电极施加正电压VPP，并且向漏电极施加小于控制栅电极的正电压VPP的正电压。重复地执行上述施加、测量和确定步骤可以包括：将执行该施加步骤的次数与第四设置值进行比较；通过响应于作为比较的结果、该次数大于第四设置值而确定为编程失败，终止编程操作；以及响应于作为比较的结果、该次数小于或等于第四设置值而执行施加步骤、测量步骤和确定步骤。该测量步骤可以包括：向源电极施加GND电压，并且向漏电极和控制栅电极施加用于使注入浮栅中的电子不离开浮栅的低电压。可以向漏电极施加大于GND电压的第一电压，并且向控制栅电极施加大于第一电压的第二电压。根据以下详细描述、附图和权利要求书，其他特征和方面将是明显的。附图说明图1和图2是示出根据示例的单层多晶硅MTP单元的结构的视图。图3和图4是示出根据示例的、被添加有LDD和或晕圈注入HaloImplant的单层多晶硅MTP单元的结构的视图。图5是示出根据示例的单层多晶硅MTP单元的平面图。图6是示出图1至图4的示例中所示的单层多晶硅MTP单元的电路图。图7是示出示例中提出的单层多晶硅MTP单元的编程操作和擦除操作的流程图。图8和图9是示出根据图7的示例中所示的擦除操作和编程操作的单元电流的示图。图10和图11是示出根据依据本公开内容的示例的编程方法和擦除方法以及可替选的编程方法和擦除方法的单元电流的变化的示图。在全部附图和详细描述中，相同的附图标记指代相同的元件。附图可能未按比例绘制，并且为了清楚、说明和方便，可以夸大附图中的元件的相对尺寸、比例和描绘。具体实施方式提供以下详细描述以帮助读者获得对本文描述的方法、设备和或系统的全面理解。然而，在理解本申请的公开内容之后，对本文描述的方法、设备和或系统的各种改变、修改和等同物将是明显的。例如，本文描述的操作的顺序仅仅是示例，并且不限于本文阐述的那些示例，而是在理解本申请的公开内容之后将显而易见的是除了必须以特定顺序发生的操作之外，可以改变这些操作的顺序。另外，为了更加清楚和简洁，可以省略对本领域中已知的特征的描述。本文描述的特征可以以不同的形式实现，并且不应被解释为限于本文描述的示例。而是，在理解本申请的公开内容之后将显而易见的是，已提供的本文描述的示例仅仅是为了说明实现本文描述的方法、设备和或系统的许多可能方式中的一些。在整篇说明书中，当诸如层、区域或衬底的元件被描述为在另一元件“上”、“连接至”或“耦接至”另一元件时，其可以直接在另一元件“上”、“连接至”或“耦接至”另一元件，或者可以存在介于该元件与另一元件之间的一个或多个其他元件。相反，当元件被描述为“直接在另一元件上”、“直接连接至”或“直接耦接至”另一元件时，不会存在介于该元件与另一元件之间的其他元件。如本文所使用的，术语“和或”包括任意一个相关联的所列项以及相关联的所列项中的任意两个或更多个的任意组合。尽管本文中可以使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、部件、区域、层或部分，但是这些构件、部件、区域、层或部分不受这些术语的限制。而是，这些术语仅用于将一个构件、部件、区域、层或部分与另一构件、部件、区域、层或部分区分开。因此，在不背离示例的教导的情况下，本文描述的示例中提及的第一构件、部件、区域、层或部分也可以被称为第二构件、部件、区域、层或部分。为了便于描述，本文中可以使用诸如“在……之上”、“在……上方”、“在……之下”以及“在……下方”的空间相对术语来描述如图所示的一个元件与另一元件的关系。这样的空间相对术语旨在涵盖使用中或操作中的器件的除了附图中所描绘的取向之外的不同取向。例如，如果附图中的器件翻转，则相对于另一元件描述为“在……之上”或“在……上方”的元件将变为相对于另一元件是“在……之下”或“在……下方”。因此，术语“在……之上”根据器件的空间取向而涵盖了之上和之下两个取向。该器件还可以以其他方式例如，旋转90度或以其他取向定向，并且应该相应地解释本文使用的空间关系术语。本文使用的术语仅用于描述各种示例，并不用于限制本公开内容。单数形式的冠词“a”、“an”和“the”也旨在包括复数形式，除非上下文另外明确指示。术语“包含”、“包括”和“具有”指定所述特征、数量、操作、构件、元件和或其组合的存在，但不排除一个或多个其他特征、数量、操作、构件、元件和或其组合的存在或添加。由于制造技术和或公差，附图中所示的形状的变化可能发生。因此，本文描述的示例不限于附图中所示的特定形状，而是包括在制造期间发生的形状的改变。在理解本申请的公开内容之后，将显而易见的是，可以以各种方式组合本文描述的示例的特征。此外，尽管本文描述的示例具有各种配置，但是在理解本申请的公开内容之后，显而易见的是，其他配置也是可以的。如本文使用的诸如“第一导电型”和“第二导电型”的表达可以指的是诸如N导电型和P导电型的相反的导电类型，并且本文描述的使用这样的表达的示例也涵盖互补示例。例如，第一导电型是N并且第二导电型是P的示例涵盖第一导电型是P并且第二导电型是N的示例。根据附图，省略了对不相关部件的描述，以便清楚地描述本公开内容的示例性实施方式，在整篇说明书中，相同或相似的元件由相同的附图标记表示。除非另外限定，否则本文使用的所有术语包括技术术语和科学术语具有与本公开内容所属的领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是，诸如在常用字典中定义的那些术语的属于应被另外解释为具有与其在相关领域和或本公开内容的上下文中的含义一致的含义，并且将不以理想化或过于正式的意义解释，除非本文明确定义。在下文中，将参照附图详细地描述示例，使得本领域技术人员可以容易地实践本公开内容。本公开内容可以以各种不同的形式实现，并且不限于本文描述的示例。在本文中，应注意，针对示例或实施方式使用术语“可以”，例如关于示例或实施方式可以包括或实现的内容，意味着存在包括或实现这样的特征的至少一个示例或实施方式，而所有示例和实施方式不限于此。示例的一个目的是提供一种能够去除选择晶体管并且仅包括感测晶体管和控制栅极的MTP单元，从而减小了这样的MTP单元的面积。示例的另一目的是提供一种MTP单元，其能够在比与F-N隧穿方法相关联的电压低的电压下进行操作，并且使用热注入和BTBT方法来执行编程和擦除操作，以便降低在擦除操作中过度擦除的风险。示例的又一目的是提供一种操作MTP单元的方法，以便能够在对MTP单元的编程和擦除操作期间，在施加非常短的脉冲电压的情况下监测单元电流，从而具有较小的过度擦除现象的风险并且有助于确定擦除次数和编程次数。因此，根据某些示例，各示例具有以下优点：它们可以在比常规的MTP单元中的电压低的电压下进行操作，从而消除或减小了用于高压阱或用于绝缘的区域，由此显著地减小MTP单元的尺寸。图1和图2是示出根据示例的单层多晶硅MTP单元的结构的视图。参照图1和图2的示例，单层多晶硅MTP单元100可以包括第二导电型衬底10、第二导电型阱110、隔离膜120、第一掺杂层131至第四掺杂层134、控制栅极170、浮栅180、感测栅极190、控制栅电极171、感测晶体管的源电极191和漏电极193，并且还可以包括本体电极bodyelectrode160。单层多晶硅MTP单元100可以具有以下优点：能够使用替选技术的双层多晶硅结构中的一个单层多晶硅而将其改进为单层多晶硅结构，以简化附加的掩模和制造工艺，从而实现成本节约和制造时间的缩短。这样的方法还可以具有以下附加优点：其可以被改进成具有去除用于防止常规单层多晶硅MTP单元中的过度擦除现象的选择晶体管的结构，从而减小了该单元的尺寸。也就是说，示例中提出的单层多晶硅MTP单元可以去除可替选技术的选择晶体管，并且可以仅包括感测晶体管和控制栅极，从而减小单元的尺寸。此外，作为示例的另一特性，可以制造示例中提出的单层多晶硅MTP单元100，以便与用于制造半导体芯片的基本逻辑工艺兼容。第二导电型衬底10可以对应于单层多晶硅MTP单元100的基部base。在一个示例中，第二导电型衬底10由P型衬底实现。第二导电型衬底10形成在单层多晶硅MTP单元100的最下部上。如图1的示例中所示，第二导电型阱110可以在第二导电型衬底10中形成在构成单层多晶硅MTP单元100的整个区域中。可以通过在第二导电型衬底10上掺杂和扩散第二导电型杂质来形成第二导电型阱110。替选地，如图2的示例中所示，在第二导电型衬底10中，第二导电型阱110可以形成在第二导电型衬底10的一侧，以便在单层多晶硅MTP单元100中制造感测晶体管区域和本体区域，并且在第二导电型衬底10中，第一导电型阱113可以形成在第二导电型衬底10的另一侧，以便在单层多晶硅MTP单元100中制造控制栅极区域。感测栅极190可以形成在第二导电型阱110上，并且控制栅极170可以形成在第二导电型阱110内形成的第一导电型浅阱140上，如图1的示例中所示，或者形成在第一导电型阱113上，如图2的示例中所示。第二掺杂层132和第三掺杂层133可以位于第二导电型阱110内，以形成感测晶体管的漏极和源极。更具体地，第二掺杂层132可以形成在与感测栅极190相邻的部分上，并且第三掺杂层133也可以与感测栅极190相邻并且形成在第二掺杂层132的相对于感测栅极190的相对侧。另外，可以通过组合漏极、源极和感测栅极来形成感测晶体管。作为一个示例，第三掺杂层133可以与感测栅极190的靠近控制栅电极171的一个侧表面相邻。此外，第二掺杂层132可以与感测栅极190的离控制栅电极171较远的侧表面相邻。然而，示例的结构不限于此，并且在其他示例中存在提供相同功能的变型。第二掺杂层132和第三掺杂层133可以在预定深度处形成在第二导电型阱110的上部上。作为一个示例，可以通过将高浓度离子注入第二导电型阱110中来将第二掺杂层132和第三掺杂层133实现为N+掺杂层。可以针对第二掺杂层132和第三掺杂层133调整离子注入的能量和剂量，以在预定深度处形成第二掺杂层132和第三掺杂层133中的每一个。可以在第二导电型阱110或第一导电型阱113的上部上形成与控制栅极170相邻的第四掺杂层134。在一个示例中，在形成第四掺杂层134时，可以通过掺杂第一导电型杂质而形成第四掺杂层134，并且通过注入高浓度离子而将第四掺杂层134实现为N+掺杂层。第一掺杂层131可以形成在第二导电型阱110的上部上。在一个示例中，可以在形成第一掺杂层131时通过注入高浓度离子来将第一掺杂层131实现为P+掺杂层，并且可以调整离子注入的能量和剂量，以便在预定深度处形成第一掺杂层131。如果第二导电型阱110形成在构成单层多晶硅MTP单元100的整个区域中，则如图1的示例中所示的第一导电型浅阱140可以形成在控制栅极170的下部上。作为一个示例，可以在形成第一导电型浅阱140时通过注入N型离子来将第一导电型浅阱140实现为N型浅阱，并且可以调整离子注入的能量和剂量，以便在预定深度处形成第一导电型浅阱140。具体地，可以将第一导电型浅阱140的深度调整成比隔离膜120的深度更薄。第一导电型浅阱140不需要隔离距离来减少在编程和擦除操作中对相邻的单层多晶硅MTP单元100的干扰影响。因此，与替选技术相比，存在能够显著地减小整个单元的面积的效果。隔离膜120可以置于在各区域之间，以用于引起本体区域、感测晶体管区域与控制栅极区域之间的隔离。在一个示例中，可以通过浅槽隔离STI或硅的局部氧化LOCOS来形成隔离膜120。可以通过使用第二掺杂层132、第三掺杂层133以及感测栅极190来实现感测晶体管。感测晶体管可以提供电子和或空穴朝向感测晶体管的下端的移动路径。更具体地，感测晶体管可以根据电压差而使电子和或空穴在控制栅电极171与漏电极193之间移动。在一个示例中，第一绝缘层195可以形成为具有电子和或空穴可以移动的适当厚度。同时，在示例中，第一绝缘层195和第二绝缘层173被实现为具有相同的厚度，但示例不限于此，并且第一绝缘层195和第二绝缘层173也可以具有不同的厚度。在示例中，控制栅极170可以形成在第一导电型浅阱140的上部或第一导电型阱113的上部上。此外，控制栅极170可以与感测晶体管的栅极即，感测栅极190连接。更具体地，控制栅极170可以通过形成在与控制栅极170的相同的平面上的浮栅180与感测栅极190连接。浮栅180可以在控制栅极170与感测栅极190之间具有与控制栅极170连接的一端以及与感测栅极190连接的另一端。在这样的示例中，感测栅极190和控制栅极170可以通过浮栅180相连接。替选地，浮栅180可以被配置成包括控制栅极170和感测栅极190。浮栅180可以根据施加到控制栅电极171和漏电极193的电压来注入和或发射电子和或空穴。在一个示例中，浮栅180可以通过注入电子来对数据进行编程，并且可以通过发射电子或通过注入空穴来擦除数据。漏电极193可以置于第二掺杂层132的上部上。更具体地，漏电极193可以通过第二掺杂层132提供用于执行编程-擦除操作的电压。漏电极193和控制栅电极171可以提供用于执行编程-擦除操作的操作电压，并且相应地根据提供的操作电压来对数据进行编程或擦除。此外，漏电极193可以通过使用位线来实现。单层多晶硅MTP单元100可以根据注入到或发射到浮栅180中的电子和或空穴的量来读取数据。也就是说，单层多晶硅MTP单元100可以向控制栅电极171、以及感测晶体管的漏电极193和源电极191施加电压，以基于测量出的电流量来读取在单层多晶硅MTP单元100中编程的数据。控制栅电极171可以置于第四掺杂层134的上部上，以便通过经由第四掺杂层134的适当传输来执行编程-擦除操作。例如，本体电极160可以形成在第一掺杂层131的上部上。总之，示例中提出的单层多晶硅MTP单元100具有形成在第一导电型阱113或第一导电型浅阱140上的控制栅极170、以及形成在第二导电型阱110上的感测栅极190。在该示例中，不存在替选的MTP单元中使用的选择晶体管。作为另一示例，可以在单层多晶硅MTP单元的整个区域或部分区域中添加有轻掺杂漏极LDD和或晕圈注入方法。图3和图4是示出根据示例的、被添加有LDD和或晕圈注入的单层多晶硅MTP单元的结构的视图。更具体地，LDD和或晕圈注入区域111可以置于与控制栅极170和感测晶体管的栅极相邻的部分上，如图3至图4中所示。更具体地，LDD和或晕圈注入区域111可以形成在第二导电型阱110的与感测晶体管的栅极和控制栅极相邻的上端上，以及形成在第二导电型阱110的与感测晶体管的栅极相邻的上端和第一导电型阱113的与控制栅极相邻的上端或第一导电型浅阱140的与控制栅极相邻的上端上。通过注入浓度比在替选的CMOS工艺中使用的LDD高的离子来形成LDD和或晕圈注入区域111。例如，在注入期间在替选的CMOS工艺中使用的LDD被注入有低浓度的离子以便减少热载流子效应。然而，相反地，通过注入高浓度离子来形成示例中的LDD。结果，可以增加热载流子效应，以便增强控制栅极170的编程和擦除操作的裕度margin，并且从而增加了对数据的成功编程和擦除操作的数量以增强操作的可靠性。作为一个示例，可以通过以5KeV至50KeV的能量注入浓度为1.0E11至1.0E14原子cm3的硼B或诸如二氟化硼BF2的硼化合物来形成以上进一步讨论的晕圈注入区域，并且可以通过以5KeV至50KeV的能量注入浓度为5.0E13至1.0E16原子cm3的砷As或磷P来形成LDD注入，但不限于此。也就是说，通过浓度比标准的CMOS工艺中使用的LDD注入高的离子来实现晕圈注入区域。在一个示例中，单层多晶硅MTP单元100向源电极191和本体电极160施加GND电压以用于编程操作，并且向漏电极193和控制栅电极171施加用于编程操作本身的电压，但是单层多晶硅MTP单元100的操作不限于此。例如，单层多晶硅MTP单元100可以向源电极191施加比用于编程操作的电压低的电压。在该示例中，施加到控制栅电极171的电压可以等于或大于施加到感测晶体管的漏电极193的电压。随后，由于在热载流子注入方法中施加到控制栅极170和感测晶体管的漏极的高电场，电子通过第一绝缘层195被注入浮栅180中，并且相应地存储在浮栅180中。也就是说，可以通过感测晶体管注入电子以对数据进行编程。在该示例中，施加电压的时间是1μs至1000μs的非常短的时间段，并且可以重复地执行电压施加。在另一示例中，单层多晶硅MTP单元100向源电极191和本体电极160施加GND电压以用于擦除操作，并且向漏电极193和控制栅电极171施加用于擦除操作的电压。在该示例中，施加到控制栅电极171的电压可以等于或大于施加到源电极191和本体电极160的GND电压，并且可以在1μs至1000μs内向漏电极193施加远远大于施加到控制栅电极171的电压的电压，以执行擦除操作。也就是说，可以根据控制栅极与漏极之间的电位差将空穴经由第一绝缘层195注入浮栅180中，或者可以通过第一绝缘层195发射注入浮栅180中的电子以执行擦除操作。在该示例中，可以根据MTP单元的设计或技术、或者工艺特性来将在编程操作或擦除操作中施加的短脉冲调整到最佳时间段。在短时间段期间向其施加编程电压或擦除电压之后，通常的编程操作和擦除操作通过读取操作来测量MTP单元的电流。如果所测量出的电流没有达到期望的编程电流值和擦除电流值，则重复施加用于几个或几十个实例的脉冲电压并测量MTP单元中的电流的操作，以便达到期望的编程电流或擦除电流。在一个示例中，单层多晶硅MTP单元100可以将第一类型实现为N型并将第二类型实现为P型，但是单层多晶硅MTP单元100不限于此。所示出的图1至图4用于解释和呈现一个示例，并且不旨在限制本示例的范围。图5是示出根据示例的单层多晶硅MTP单元的平面图。参照图5的示例，单层多晶硅MTP单元100可以包括第一有源区210和第二有源区220。第一有源区210可以顺序地放置源电极191、感测栅极190和漏电极193以构成感测晶体管。另外，第二有源区220可以包括控制栅极170和控制栅电极171。在一个示例中，第二有源区220可以容纳控制栅极170的整个区域和控制栅电极171，以便增强控制栅极170的操作效率。更具体地，单层多晶硅MTP单元100可以将控制栅极170的整个区域放置在第二有源区220内，以便防止编程操作或擦除操作中不需要的电压被传递到控制栅极170。因此，单层多晶硅MTP单元100可以减小控制栅极170的在第二有源区220的外部的栅极面积，并且从而增强单层多晶硅MTP单元100对数据的编程操作或擦除操作效率。在本文中，可以注意，单层多晶硅MTP单元100中不存在选择晶体管。通过采用热载流子注入和BTBT方法、以及重复地施加具有短脉冲的电压的方法以预先防止过度擦除，不需要用于防止过度擦除现象的选择晶体管。结果，可以减小单层多晶硅MTP单元的面积。在一个示例中，浮栅180可以形成在第一有源区210和第二有源区220之上，以便连接感测栅极190和控制栅极170。也就是说，浮栅180被形成为包括在同一平面上的控制栅极170和感测栅极190。可以根据施加到控制栅电极171、源电极191和漏电极193的电压来将电子和或空穴注入和或发射到浮栅180。图6是示出图1至图4的示例中所示的单层多晶硅MTP单元的电路图。参照图6的示例，示例中提出的单层多晶硅MTP单元100可以包括控制栅极170和感测晶体管410，并且选择晶体管被去除且不存在。在图6的示例中，控制栅极170和感测晶体管的感测栅极190通过浮栅180相连接。因此，可以根据施加到控制栅电极171、源电极191、漏电极193以及本体电极160的电压来执行编程、擦除和读取操作。在一个示例中，可以通过使用隧穿区域来实现感测晶体管410。也就是说，感测晶体管可以在数据的编程操作或擦除操作中注入和或发射电子或空穴。单层多晶硅MTP单元100可以在同一物理空间中形成感测晶体管和隧穿区域，以减小单层多晶硅MTP单元100的面积。图7是示出示例中提出的单层多晶硅MTP单元的编程和擦除操作的流程图。通用的浮栅可以根据电子是否被注入浮栅中来指示所编程的值。也就是说，在单层单元中，如果电子被注入浮栅中，则表示逻辑“0”，而如果没有注入电子或注入了空穴，则替代地表示逻辑“1”。例如，首先对程序执行擦除操作。擦除首先设置基线值baselinevalue。通常，为了集成许多单元，由于对多个单元同时执行擦除操作，因此对多个单元执行共同的擦除操作而不是单独的擦除操作，并且对每个单元单独地执行编程操作，但是擦除操作和编程操作不限于这样的方法。在与图7的示例对应的一个示例中，对于编程操作，首先执行擦除操作、然后其后执行编程操作。也就是说，为了对单层多晶硅MTP单元中的数据进行编程，可以在操作S510中首先执行读取操作以初始化MTP单元。用作初始化操作的读取操作是可选的，并且并不该方法所需的。在用于初始化的读取操作之后，在操作S520中执行擦除操作。为了执行擦除操作，向源电极191和本体电极160施加GND电压，向漏电极193施加正电压VPP，并且向控制栅电极171施加稍微大于或等于施加到源电极191和本体电极160的电压的适当电压。作为一个示例，可以向其施加电压值为约9V的VPP。此外，作为一个示例，VPP可以是在3V至10V的范围内的电压。在这种情况下，在1μs至1000μs的非常短的时间段期间保持施加到控制栅电极171和漏电极193的电压。也就是说，该示例采用不是在长时间期间而是在一系列短时间期间重复地施加高电压若干次以便防止过度擦除现象的方法。在操作S520中执行在非常短的时间段期间向电极施加上述电压的擦除操作之后，在操作S530中执行读取操作。为了执行读取操作，向源电极191和本体电极160施加GND电压，并且向控制栅电极171和漏电极193施加与注入浮栅180中的空穴离开浮栅180的程度或者电子或空穴没有被注入浮栅180中的程度相对应的电压。也就是说，可以向漏电极193可以施加用于使感测晶体管工作的第一电压，并且可以向控制栅电极171施加大于第一电压的第二电压。在该示例中，由于在漏电极193与源电极191之间施加的电位差，电流在漏极与源极之间流动。因此，基于在执行读取操作时在漏极与源极之间流动的电流量，可以了解到MTP单元是否已经被擦除。如果存在许多从浮栅180发射的电子或许多注入浮栅180中的空穴，则测量出读取操作中的大得多的电流值，而如果存在许多注入浮栅180中的电子，则测量出小得多的电流值。因此，如果在执行读取操作时测量出的MTP单元的电流值大于第一设置值，则因此确定MTP单元被成功地擦除。如果MTP单元的电流值小于第一设置值，则可以确定还没有充分地发射电子或者太少的空穴被注入MTP单元中，因此确定相应的MTP单元还没有被成功地擦除。在操作S540中，如果在执行擦除操作之后执行的读取操作中流入MTP单元的电流达到第一设置值，则可以确定已成功地完成擦除操作，而如果该电流小于或等于第一设置值，则可以确定尚未成功地完成擦除操作。如果确定尚未成功地完成擦除操作，则在操作S550中将执行的擦除操作的重复次数与第三设置值进行比较。作为一个示例，可以执行上述的擦除操作数次或数十次，以便成功地完成擦除操作。因此，如果确定尚未成功地完成擦除，则即使在执行了擦除操作等于或大于第三设置值的次数之后，也可以确定擦除操作由于其他问题而失败。如果执行擦除操作的次数小于第三设置值，则通过重复操作S520至S550来再次执行擦除操作，直到成功地完成了擦除操作为止。如果已经成功地完成擦除操作，则可以在操作S560中执行编程操作。为了进行编程操作，可以向源电极191和本体电极160均施加有GND电压，并且可以向漏电极193和控制栅电极171均施加正电压VPP，但是操作S560不限于该方法，而是可以在其他示例中使用其他类似的方法。可以向源电极191施加低于用于编程的电压的诸如正电压VPP的电压。在另一示例中，可以向漏电极193施加比施加到控制栅电极171的电压VPP小得多的电压。在本文中，作为一个示例，VPP可以是在3V至10V的范围内的电压。在这样的示例中，在1μs至1000μs的非常短的时间段期间保持向控制栅电极171和漏电极193施加的电压。也就是说，不是一次将电子全部注入浮栅180中，而是仅可以注入少量的这样的电子。在操作S560中执行在非常短的时间段期间向各电极施加上述电压的编程操作之后，在操作S570中执行读取操作。如上所述，如果电子被注入浮栅180中，则在读取操作中测量出的电流值减小。作为一个示例，在S580中，如果在读取操作中测量出的电流值小于第二设置值，则可以确定足够的电子被注入浮栅180中以成功地完成编程操作。相反地，如果测量出的电流值大于第二设置值，则确定没有将足够的电子注入浮栅180中，因此，确定尚未成功地完成编程操作，并且可以再次执行编程操作。在执行新的编程操作之前，在S590中确定执行的编程操作的重复次数是否大于第四设置值。如果确定尚未成功地完成编程操作，则即使在执行了编程操作等于或大于设置的第四设置值的次数之后，也可以确定编程操作由于其他问题而失败。如果执行编程操作的次数小于第四设置值，则再次执行编程操作以重复操作S560至S590，直到成功地完成编程操作为止。如上所述的示例具有以下优点：其可以仅在短脉冲时间段期间向各电极施加用于擦除操作的电压或用于编程操作的电压，从而防止过度擦除和过充电现象。结果，可以省略常规的MTP单元中所需的用于防止过度擦除的选择晶体管。图8和图9是示出根据图7的示例中所示的擦除操作和编程操作的单元电流的示图。图8是示出根据编程操作的单元电流的变化的示图。参照示例图8，x轴表示以μs微秒为单位的编程时间，以及y轴表示以μA微安培为单位的单元电流。另外，用“o”表示的图8的曲线图的部分可以表示执行了读取操作的时间。因此，可以在执行了读取操作的这些时间之间的时段中执行编程操作。具体地，如在图8的示例中那样，可以每40μs执行编程操作，但是示例不限于该定时，而是可以在编程操作之间使用其他时间段。另外，每次编程操作发生时，可以在5μs至200μs的短脉冲时间段内向电极施加用于上述编程操作的电压。因此，通过在短脉冲时间段内施加电压来将电子逐渐地注入浮栅180中。由此，在每次执行编程操作时可以减小单元电流。也就是说，在图8的示例中，MTP单元可以测量大于第一设置值610例如，在读取操作中为图8的示例中的30μA的电流，以确认单元电流的值在每次编程操作发生之后的读取操作中逐渐地减小，并且可以确定已经测量了在13次编程操作之后图8的示例中小于例如10μA的第二设置值620的单元电流，以成功地完成编程操作。图9是示出根据擦除操作的单元电流的变化的示图。参照图9的示例，如以上参照图8讨论的那样，x轴表示以μs为单位的擦除时间，以及y轴表示以μA为单位的单元电流。此外，在图9的示例中由'o'表示的部分可以表示执行了读取操作的时间。此外，可以在执行了读取操作的时间之间的时段中执行擦除操作。具体地，可以每100μs执行图9的示例中的擦除操作，但是示例不限于该定时，而是可以在擦除操作之间使用其他时间段。另外，每次执行擦除操作时，可以在5μs至500μs的短脉冲时间段内向各电极施加用于上述擦除操作的电压。因此，通过在短脉冲时间段内施加电压来将空穴注入浮栅180中或者从浮栅180逐渐地发射电子。结果，可以在每次执行擦除操作时增大单元电流。也就是说，在图9的示例中，MTP单元可以测量小于图9的示例中的第二设置值620例如，10μA的电流，以确认单元电流的值在每次擦除操作之后的读取操作中逐渐地增大，然后，可以确定已经测量了在5次擦除操作之后图9的示例中大于为30μA的第一设置值610的单元电流，以成功地完成擦除操作。图10和图11是示出根据依据示例的编程方法和擦除方法以及替选的编程方法和擦除方法的单元电流的变化的示图。参照图10和图11的示例，x轴表示以μs为单位的编程或擦除时间，以及y轴表示以μA为单位的单元电流。这里，常规的编程和擦除方法指的是替选技术的编程和擦除方法，而本公开内容的编程和擦除方法指的是示例中提供的编程和擦除方法。常规的编程和擦除方法应用恒定时间来共同地执行编程操作或擦除操作。具体地，在数百μs至数千μs期间共同地执行编程操作和擦除操作。另一方面，本公开内容在短脉冲时间段内施加用于编程操作或擦除操作的电压，并且重复测量单元电流的操作数次或数十次的操作以执行编程操作或擦除操作。如图10和图11的示例中所示，在如常规的方法中应用恒定时间来共同地执行编程操作或擦除操作的情况下，无法确定是否已达到目标单元电流。因此，需要应用相当长的时间以能够确认已达到目标单元电流，由此，与在本公开内容中相比需要更多的时间来完成编程操作和擦除操作。因此，通过重复地施加本公开内容中提出的短时间段的电压来进行编程或擦除的方法具有以下优点：编程操作或擦除操作时间段比常规方法中的该时间段更快。参照图10的示例，可以理解，根据本公开内容的方法可以在约520μs处成功地完成编程操作，而常规的方法几乎处于编程操作的初始阶段。此外，参照图11的示例，可以理解，根据本公开内容的方法，在约500μs处完成擦除操作，而在该点的常规方法仅擦除了约50％的相关数据。因此，示例中的优点在于，编程操作和擦除操作时间段的缩短不仅可以加快芯片的操作速度，而且还可以减少用于芯片的测试时间以节约测试成本。如上所述，还存在如下优点：本公开内容中提出的单层多晶硅MTP单元可以省略在替选结构中使用的用于防止过度擦除的选择晶体管，从而显著地减小了MTP单元的尺寸，并且这些示例还可以提出重复在短脉冲时间内施加电压的操作数次或数十次以执行编程操作或擦除操作的方法，从而不仅在比替选方法中的时间更快的时间内执行编程和擦除，而且防止了过度擦除和过充电现象。虽然本公开内容包括具体示例，但是在理解本申请的公开内容之后将显而易见的是，在不背离权利要求书及其等同方案的精神和范围的情况下，可以在这些示例中进行形式和细节上的各种改变。本文描述的示例仅被认为是描述的意义，而不是出于限制的目的。对每个示例中的特征或方面的描述被认为适用于其他示例中的类似特征或方面。如果以不同的顺序执行描述的技术，以及或者如果描述的系统、架构、装置或电路中的部件以不同的方式组合和或由其他部件或其等同物替换或补充，则可以实现适当的结果。因此，本公开内容的范围不是由详细的描述限定，而是由权利要求书及其等同方案限定，并且权利要求书及其等同方案的范围内的所有变化应被解释为包括在本公开内容中。

权利要求：1.一种单层多晶硅多次编程MTP单元，包括：第二导电型阱；包括漏极、感测栅极和源极的感测晶体管；连接至所述漏极的漏电极；连接至所述源极的源电极；连接至所述感测晶体管的所述感测栅极的控制栅极；以及控制栅电极，其中，所述感测晶体管、所述漏电极、所述源电极、所述控制栅极以及所述控制栅电极位于所述第二导电型阱上。2.根据权利要求1所述的单层多晶硅MTP单元，还包括：位于所述第二导电型阱的上部上且位于所述控制栅极的下部上的第一导电型浅阱。3.根据权利要求1所述的单层多晶硅MTP单元，其中，所述感测晶体管的所述感测栅极通过隧穿区域来实现，所述隧穿区域用于提供电子或空穴朝向所述隧穿区域的下端的移动路径。4.根据权利要求1所述的单层多晶硅MTP单元，其中，所述单层多晶硅MTP单元形成包括所述感测栅极和所述控制栅极的浮栅。5.根据权利要求1所述的单层多晶硅MTP单元，其中，所述感测晶体管的所述漏极和所述源极分别由在所述漏电极的下部和所述源电极的下部上的、位于所述第二导电型阱的上部上的第二掺杂层和第三掺杂层形成。6.根据权利要求1所述的单层多晶硅MTP单元，还包括：形成在所述控制栅电极的下部上的第四掺杂层。7.根据权利要求1所述的单层多晶硅MTP单元，其中，在所述单层多晶硅MTP单元的整个区域或部分区域中添加有高浓度的单元轻掺杂漏极LDD和或晕圈注入区。8.根据权利要求1所述的单层多晶硅MTP单元，还包括：感测晶体管区域，在所述第二导电型阱上的所述漏电极、所述感测晶体管和所述源电极位于所述感测晶体管区中；以及控制栅极区域，在所述第二导电型阱上的所述控制栅极和所述控制栅电极位于所述控制栅极区域中。9.根据权利要求8所述的单层多晶硅MTP单元，还包括：置于所述感测晶体管区域与所述控制栅极区域之间以使所述感测晶体管区域与所述控制栅极区域隔开的隔离膜。10.根据权利要求1所述的单层多晶硅MTP单元，其中，在针对擦除操作的擦除时间或针对编程操作的编程时间期间重复的多个脉冲电压被施加到所述漏电极、所述源电极和所述控制栅电极，并且其中，测量在重复的多个脉冲电压之间流入所述单层多晶硅MTP单元的电流，以确定所述擦除操作或所述编程操作的完成。11.一种单层多晶硅多次编程MTP单元，包括：第二导电型阱；与所述第二导电型阱相邻设置的第一导电型阱；包括漏极、感测栅极和源极的感测晶体管；连接至所述漏极的漏电极；连接至所述源极的源电极；连接至所述感测栅极的控制栅极；以及控制栅电极，其中，所述感测晶体管、所述漏电极和所述源电极位于所述第二导电型阱上，并且其中，所述控制栅极和所述控制栅电极位于所述第一导电型阱上。12.根据权利要求11所述的单层多晶硅MTP单元，其中，所述感测晶体管的所述感测栅极通过隧穿区域来实现，所述隧穿区域用于提供电子或空穴朝向所述隧穿区域的下端的移动路径。13.根据权利要求11所述的单层多晶硅MTP单元，其中，所述单层多晶硅MTP单元形成包括所述感测栅极和所述控制栅极的浮栅。14.根据权利要求11所述的单层多晶硅MTP单元，其中，所述感测晶体管的所述漏极和所述源极分别由在所述漏电极的下部和所述源电极的下部上的、位于所述第二导电型阱的上部上的第二掺杂层和第三掺杂层形成。15.根据权利要求11所述的单层多晶硅MTP单元，还包括：形成在所述控制栅电极的下部上的第四掺杂层。16.根据权利要求11所述的单层多晶硅MTP单元，其中，在所述单层多晶硅MTP单元的整个区域或部分区域中添加高浓度的单元轻掺杂漏极LDD和或晕圈注入区。17.根据权利要求11所述的单层多晶硅MTP单元，还包括：感测晶体管区域，在所述第二导电型阱上的所述漏电极、所述感测晶体管和所述源电极位于所述感测晶体管区域中；以及控制栅极区域，在所述第一导电型阱上的所述控制栅极和所述控制栅电极位于所述控制栅极区域中。18.根据权利要求17所述的单层多晶硅MTP单元，还包括：置于所述感测晶体管区域与所述控制栅极区域之间以使所述感测晶体管区域与所述控制栅极区域隔开的隔离膜。19.根据权利要求11所述的单层多晶硅MTP单元，其中，在针对擦除操作的擦除时间或针对编程操作的编程时间期间重复的多个脉冲电压被施加到所述漏电极、所述源电极和所述控制栅电极，并且其中，测量在重复的多个脉冲电压之间流入所述单层多晶硅MTP单元的电流，以确定所述擦除操作或所述编程操作的完成。20.一种单层多晶硅多次编程MTP单元的擦除方法，所述单层多晶硅MTP单元包括感测晶体管和控制栅电极、以及分别连接至所述感测晶体管的漏极、源极和感测栅极的漏电极、源电极和控制栅极，所述方法包括：在设置时间段期间向所述漏电极、所述源电极和所述控制栅电极施加用于擦除操作的电压；测量所述单层多晶硅MTP单元中的电流；确定所测量出的电流是否大于第一设置值；响应于作为所述确定的结果、所测量出的电流小于或等于所述第一设置值，重复地执行上述施加、测量和确定步骤；以及响应于作为所述确定的结果、所测量出的电流大于所述第一设置值，确认已经完成了所述擦除操作，并且终止所述方法。21.根据权利要求20所述的单层多晶硅MTP单元的擦除方法，其中，所述施加步骤包括：向所述源电极施加GND电压，向所述漏电极施加正电压VPP，并且向所述控制栅电极施加大于或等于被施加到所述源电极的电压的电压。22.根据权利要求20所述的单层多晶硅MTP单元的擦除方法，其中，所述重复地执行上述施加、测量和确定步骤包括：将执行所述施加步骤的次数与第三设置值进行比较；通过响应于作为所述比较的结果、所述次数大于所述第三设置值而确定为擦除操作失败，来终止所述擦除操作；以及响应于作为所述比较的结果、所述次数小于或等于所述第三设置值而执行所述施加步骤、所述测量步骤和所述确定步骤。23.根据权利要求20所述的单层多晶硅MTP单元的擦除方法，其中，所述测量步骤包括：向所述源电极施加GND电压，并且向所述漏电极和所述控制栅电极施加用于使注入浮栅中的空穴不离开所述浮栅的低电压。24.根据权利要求23所述的单层多晶硅MTP单元的擦除方法，其中，向所述漏电极施加大于所述GND电压的第一电压，并且向所述控制栅电极施加大于所述第一电压的第二电压。25.一种单层多晶硅多次编程MTP单元的编程方法，所述单层多晶硅MTP单元包括感测晶体管和控制栅电极、以及分别连接至所述感测晶体管的漏极、源极和感测栅极的漏电极、源电极和控制栅极，所述方法包括：在设置时间段期间向所述漏电极、所述源电极和所述控制栅电极施加用于编程操作的电压；测量所述单层多晶硅MTP单元中的电流；确定所测量出的电流是否大于第二设置值；响应于作为所述确定的结果、所测量出的电流大于所述第二设置值，重复地执行上述施加、测量和确定步骤；以及响应于作为所述确定的结果、所测量出的电流小于或等于所述第二设置值，确认已经完成所述编程操作，并且终止所述方法。26.根据权利要求25所述的单层多晶硅MTP单元的编程方法，其中，所述施加步骤包括：向所述漏电极和所述控制栅电极施加正电压VPP，并且向所述源电极施加低于被施加到所述漏电极和所述控制栅电极的正电压VPP的电压。27.根据权利要求25所述的单层多晶硅MTP单元的编程方法，其中，所述施加步骤包括：向所述源电极施加GND电压，向所述控制栅电极施加正电压VPP，并且向所述漏电极施加小于所述控制栅电极的正电压VPP的正电压。28.根据权利要求25所述的单层多晶硅MTP单元的编程方法，其中，所述重复地执行上述施加、测量和确定步骤包括：将执行所述施加步骤的次数与第四设置值进行比较；通过响应于作为所述比较的结果、所述次数大于所述第四设置值而确定为编程失败，来终止所述编程操作；以及响应于作为所述比较的结果、所述次数小于或等于所述第四设置值而执行所述施加步骤、所述测量步骤和所述确定步骤。29.根据权利要求25所述的单层多晶硅MTP单元的编程方法，其中，所述测量步骤包括：向所述源电极施加GND电压，并且向所述漏电极和所述控制栅电极施加用于使注入浮栅中的电子不离开所述浮栅的低电压。30.根据权利要求29所述的单层多晶硅MTP单元的编程方法，其中，向所述漏电极施加大于GND电压的第一电压，并且向所述控制栅电极施加大于所述第一电压的第二电压。

百度查询： 爱思开启方半导体有限公司 单层多晶硅多次编程单元及其擦除方法和编程方法