买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：井芯微电子技术(天津)有限公司

摘要：本发明提供了一种顺序可调整的多协议交换芯片及其复位控制方法，该芯片包括全局复位模块、时钟模块、全局寄存器模块、AXI模块、QSPI模块、I2C模块、eCPU模块、SerDes模块、交换模块、多协议控制器模块和上电硬复位模块；时钟模块包含分频器单元、CorePLL单元和CMUPLL单元；全局复位模块包括滤毛刺单元和复位状态机单元。该方法包括：基于对多协议交换芯片的调试结果，确定多协议交换芯片的复位释放顺序。本方案通过管脚灵活调整复位的释放顺序，在例如CorePLL单元、CMUPLL单元和eCPU模块出现功能异常时仍然可以保证芯片的正常启动，且能够实现通过eCPU或I2C对芯片进行初始化配置，提高了复位结构的可靠性和灵活性及芯片的健壮性。

主权项：1.顺序可调整的多协议交换芯片复位控制方法，其特征在于，所述多协议交换芯片包括全局复位模块、时钟模块、全局寄存器模块、AXI模块、QSPI模块、I2C模块、eCPU模块、SerDes模块、交换模块、多协议控制器模块和上电硬复位模块；所述时钟模块包含分频器单元、CorePLL单元和CMUPLL单元；所述全局复位模块包括滤毛刺单元和复位状态机单元；滤毛刺单元实现对上电硬复位模块的毛刺过滤，复位状态机单元实现对全芯片各功能模块的复位和复位释放顺序的控制；时钟模块包含分频器单元、CorePLL单元和CMUPLL单元，用于产生全芯片各功能模块所需要的工作时钟；全局寄存器模块用于全芯片寄存器的存放；AXI模块为全局配置总线，完成全芯片配置寄存器的读写；QSPI模块和I2C模块为配置管理接口，作为外部主控模块对全芯片进行控制和管理的通道；eCPU模块为嵌入式CPU，实现芯片固件加载；SerDes模块为串行器解串器；交换模块实现输入数据报文从输入端口缓存到目的端口缓存的调度与转发；多协议控制器模块包括RapidIO控制器、FC控制器、以太网控制器和PCIe控制器；该方法包括：基于对所述多协议交换芯片的调试结果，确定所述多协议交换芯片的复位释放顺序，所述复位释放顺序包括第一复位释放顺序、第二复位释放顺序和第三复位释放顺序；若调试结果无异常，则配置所述多协议交换芯片的管脚i2c_release_sel=0并且ecpu_clk_sel=0，以进入第一复位释放顺序，按照默认顺序对所述多协议交换芯片进行复位释放；若eCPU模块异常，则配置所述多协议交换芯片的管脚i2c_release_sel=1并且ecpu_clk_sel=0，以进入第二复位释放顺序，令I2C模块复位提前释放，以代替eCPU模块完成FW加载；若CorePLL单元和CMUPLL单元无法锁定，则配置所述多协议交换芯片的管脚i2c_release_sel=0并且ecpu_clk_sel=1，以进入第三复位释放顺序，令eCPU模块工作在参考时钟下，并重新进行上电复位，待判断CorePLL单元和CMUPLL单元锁定超时后，继续释放后续复位直至eCPU模块复位释放后，重新配置CorePLL单元和CMUPLL单元；所述复位释放顺序中，首先释放分频器单元的复位，以产生配置时钟；然后顺次释放复位状态机单元的复位，以及全局寄存器模块的复位；此后，释放CMUPLL单元及CorePLL单元的复位；所述第二复位释放顺序中，当CMUPLL单元及CorePLL单元的复位释放，并且在CMUPLL单元及CorePLL单元锁定后，顺次释放AXI模块、QSPI模块、I2C模块；当I2C模块完成FW加载后，顺次释放eCPU模块、SerDes模块、交换模块和多协议控制器模块的复位；此后，多协议交换芯片完成初始化，并进入默认运行状态中；所述第三复位释放顺序中，当CMUPLL单元及CorePLL单元的复位释放后，判断CMUPLL单元及CorePLL单元锁定超时后，顺次释放AXI模块、QSPI模块；此后释放eCPU模块，并随后判断CMUPLL单元及CorePLL单元重新配置后是否锁定以及FW加载是否完成；若CMUPLL单元及CorePLL单元锁定并且FW加载完成，则顺次释放SerDes模块、交换模块和多协议控制器模块的复位；此后，释放I2C模块的复位，并启动判断I2C模块是否进入主模式；若进入主模式，则所述多协议交换芯片进入重配置，并进行重新初始化；若进入从模式，则所述多协议交换芯片完成初始化，进入默认运行状态。

全文数据：

权利要求：

百度查询： 井芯微电子技术(天津)有限公司 顺序可调整的多协议交换芯片及其复位控制方法