买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：中国电子科技集团公司第五十五研究所

摘要：一种3C‑SiC复合结构及其制备方法，本发明通过4H‑SiC进行长时间氢气刻蚀，在表面形成单个晶胞高度（4层Si‑C双原子层）的晶体台阶，再进行表面碳化和生长3C‑SiC异质成核层，保证3C‑SiC外延过程中原子层排列有序，从而降低3C‑SiC异质外延层中的双定位边缺陷密度。4H‑SiC3C‑SiC异质结存在二维电子空穴气，为避免该影响，本发明通过离子注入从3C‑SiC外延片剥离出薄层3C‑SiC并将其键合至低电阻率SiC底座上，形成3C‑SiCSiC复合衬底，再利用该复合衬底进行3C‑SiC同质外延生长，制备出MOSFET器件所需的外延结构。制备的3C‑SiC具有更低的栅氧界面态密度和更高的栅氧势垒，所述方法适用于1200V以下耐压的高性能、高可靠SiCMOSFET芯片研制。

主权项：1.一种3C-SiC复合结构的制备方法，其特征在于，步骤如下：第一步、将4H-SiC单晶衬底放置于反应室内；第二步、在氢气气氛下，将反应室升温至1550-1700℃，氢气流量保持在80-120slm，对衬底进行原位预处理，时间30-120分钟；第三步、降温至取片温度后，将腔体氢气气氛置换为氩气气氛，并取出4H-SiC衬底进行原子力表面形貌测试，判断表面是否出现均匀的台阶高度为1±0.1nm四层Si-C双原子层聚并的宽晶体台面，如出现，则进入第四步，如没有出现，则重复第二步和第三步至衬底表面出现均匀的高度为1±0.1nm的四层Si-C双原子层聚并的宽晶体台阶；第四步、将表面已形成四层Si-C双原子层聚并的宽晶体台面的衬底放置于反应室内；第五步、在氢气气氛下，将反应室升温至1400-1500℃，氢气流量保持在80-120slm，对衬底进行原位预处理，时间0.5-2分钟；第六步、向反应室通入小流量碳源气体，并提升反应室温度至1650-1700℃；第七步、达到设定温度后，保持碳源气体流量不变，维持1-5分钟之后降低反应室温度至1500-1600℃，降温过程中保持碳源流量不变，达到温度后，向反应室通入硅源和n型掺杂源，通过调整硅源和碳源的流量，按1-3μmh的速率生长厚度0.2-2μm3C-SiC成核层；第八步、在0.5-2分钟内，逐步加大硅源和碳源的流量，提升外延生长速率至10-60μmh；并调整n型掺杂源的流量，以达到所需要的掺杂浓度；第九步、控制生长时间，生长外延厚度不低于3微米的3C-SiC外延层；第十步、降温至取片温度后，将腔体氢气气氛置换为氩气气氛，并取出3C-SiC外延片；第十一步、对第十步制备的3C-SiC外延片进行全面离子注入，注入深度≤2μm；第十二步、将低电阻率SiC底座和完成离子注入的3C-SiC外延片进行键合和剥离，形成3C-SiC单晶薄层低电阻率SiC底座复合衬底，并对复合衬底进行化学机械抛光，降低表面粗糙度；第十三步、将第十二步制备的复合衬底放置于反应室内；第十四步、在氢气气氛下，将反应室升温至1300-1400℃，进行复合衬底进行原位预处理，时间0.5-2分钟；第十五步、向反应室通入小流量碳源气体，并提升反应室升温至1450-1600℃；第十六步、达到设定温度后，通入硅源和n型掺杂源，控制外延速率≤12μmh，在复合衬底上生长n型掺杂SiC缓冲层；第十七步、在0.5-2分钟内，逐步加大硅源和碳源的流量，提升外延生长速率至10-60μmh；并调整n型掺杂源的流量，以达到所需要的掺杂浓度；第十八步、控制生长时间，完成指定厚度的3C-SiC外延层生长后，关闭硅源、碳源以及掺杂源，在氢气气氛中对反应室进行降温；第十九步、降温至取片温度后，将腔体氢气气氛置换为氩气气氛，并取出外延片，得到3C-SiC复合结构。

全文数据：

权利要求：

百度查询： 中国电子科技集团公司第五十五研究所 一种3C-SiC复合结构及其制备方法