申请/专利权人：电子科技大学(深圳)高等研究院

申请日：2024-03-12

公开（公告）日：2024-07-05

公开（公告）号：CN118300398A

主分类号：H02M1/38

分类号：H02M1/38;H02M1/00

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.07.23#实质审查的生效;2024.07.05#公开

摘要：本发明属于电子电路技术领域，具体涉及一种应用于半桥驱动的可编程死区电路。本发明包括片外控制信息读取模块、两个死区时间延时模块、两个第二与非门；片外控制信息读取模块的输入为片外引脚，输出端分别接死区时间延时模块的输入；死区时间延时模块接外部输入，输出接与非门，与非门输出信号；其中，当片外引脚接片外电阻到地时，为可编程的线性死区时间调控模式，输出不允许同时为高，死区时间与片外电阻的阻值程线性关系；当片外引脚悬空时为固定死区时间模式，输出不允许同时为高，死区时间为一个固定值；当片外引脚接到电源VCC时，为直通放行模式，输出允许同时为高，没有额外死区时间。本发明能满足宽范围的应用需求。

主权项：1.一种应用于半桥驱动的可编程死区电路，其特征在于，包括片外控制信息读取模块、第一死区时间延时模块、第二死区时间延时模块、第一与非门、第二与非门；片外控制信息读取模块的输入为片外引脚，输出端分别接第一死区时间延时模块的第一输入和第二死区时间延时模块的第一输入；第一死区时间延时模块的第二输入接第一输入信号，第一死区时间延时模块的输出接第二与非门的一个输入端；第二死区时间延时模块的第二输入接第一输入信号，第二死区时间延时模块的输出接第一与非门的一个输入端；第一与非门的另一个输入端接第一输入信号，第一与非门的输出端输出第一输出信号；第二与非门的另一个输入端接第一输入信号，第二与非门的输出端输出第二输出信号；其中，当片外引脚接片外电阻到地时，可编程死区电路为可编程的线性死区时间调控模式，第一输出和第二输出不允许同时为高，死区时间与片外电阻的阻值程线性关系；当片外引脚悬空时，可编程死区电路为固定死区时间模式，第一输出和第二输出不允许同时为高，死区时间为一个固定值；当片外引脚接到电源VCC时，为直通放行模式，第一输出和第二输出允许同时为高，没有额外死区时间；所述片外控制信息读取模块，包括第一运算放大器EA1、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一施密特触发器、第二施密特触发器；运算放大器EA1的正端输入接参考电压VREF，负端输入接第一NMOS管的源端和第三PMOS管的源端，运算放大器EA1的输出接第一NMOS管的栅端和第三PMOS管的栅端；第二NMOS管的栅端和漏端短接，共同接到第三PMOS管的漏端和第四NMOS管的栅端，第二NMOS管的源端接到第三NMOS管的漏端；第三NMOS管的栅端接第一偏置电压VB1，源端接GND；第四NMOS管的源端接GND，漏端接第四PMOS管的漏端和第二施密特触发器的输入；第五NMOS管的源端接GND，漏端接第二PMOS管的漏端和第一施密特触发器的输入；第一PMOS管的栅端和漏端短接，共同接到第二PMOS管的栅端和第一NMOS管的漏端；第四PMOS管的栅端接第二偏置电压VB2，源端接VCC；所述第一死区时间延时模块和第一死区时间延时模块结构相同，包括第二运算放大器EA2、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第五PMOS管、第六PMOS管、第一电阻、第一电容、第二电容、第一与门、第一或门、第一RS触发器、第一反相器、第二反相器、第三反相器；运算放大器EA2的输出接的是第一RS触发器的S输入，正端输入接第一NMOS管的源端，运算放大器EA2的负端输入接第八NMOS管的漏端和第七NMOS管的源端；第一与门的输入接的是第二施密特触发器的输出和第一输入信号或第一输入信号，第一与门的输出接到第一反相器的输入和第一或门的一个输入；第一反相器的输出接到第一电阻的一端，同时连接第一电容的正端；第一电阻的另一端接到第一或门的另一个输入；第一电容的负端接到GND；第一或门的输出接到第一RS触发器的R输入；第一RS触发器的正输出接到第一与非门或第二与非门的输入，第一RS触发器的负输出接到第六PMOS管的栅端和第七NMOS管的栅端；第六NMOS管的栅端接到第二反相器的输出，源极接到第七NMOS管的漏端，同时第六NMOS管的源端也是第五PMOS管的漏端和第九NMOS管的漏端，第六NMOS管的漏端接到第六PMOS管的漏端；第七NMOS管的源端接到GND；第六PMOS管的源端接到VCC；第八NMOS管的栅端接到第三反相器的输出，同时也是第二反相器的输入，漏端接到第二电容的正端；第二电容的负端接到GND；第九NMOS管的栅端接第一运算放大器EA1的输出；第五PMOS管的栅端接到第一PMOS管的漏端，第五PMOS管的源端接到电源VCC；第三反相器的输入接到第一施密特触发器的输出；在可编程的线性死区时间调控模式和固定死区时间模式中：所述第一输入信号为高到低时，死区时间延时模块产生一段时间的高电平，锁死第二输入信号，在这段时间内第二输出信号恒为低；所述第二输入信号为高到低时，死区时间延时模块产生一段时间的高电平，锁死第一输入信号，在这段时间内第一输出信号恒为低；这一段时间即为死区时间；在直通放行模式中：第一输出信号等于第一输入信号，与第二输入信号无关；第二输出信号等于第二输入信号，与第一输入信号无关。

全文数据：

权利要求：

百度查询： 电子科技大学(深圳)高等研究院 一种应用于半桥驱动的可编程死区电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD