龙图腾网&IPTOP
- 微信扫码登录
- 账号密码登录
- 短信登录/注册
申请/专利权人：湖南艾科诺维科技有限公司
申请日：2024-04-23
公开（公告）日：2024-07-05
公开（公告）号：CN118300570A
主分类号：H03H17/02
分类号：H03H17/02;G06F15/78
优先权：
专利状态码：在审-实质审查的生效
法律状态：2024.07.23#实质审查的生效;2024.07.05#公开
摘要：本发明提供一种基于FPGA的并行成形滤波实现方法及装置，该方法包括：对根升余弦滚降滤波器按时间轴进行截短处理，获得多个子区域，对截短后各个子区域进行采样后分别存入FPGA的RAM中；按照指定采样倍数同时读取RAM中存储的各子区域数据，在读取RAM中的数据时，如果采样倍数为整数则按照步进值1进行取值，如果采样倍数为分数MN时则按照步进值N进行取值，其中M为RAM中存储的数据个数；将从RAM读取的各子区域数据分别与星座点缓存序列中一个星座点对应进行相乘得到一路调制数据，将各路调制数据累加后作为发送给DAC的输出数据流。本发明具有系统架构简单，灵活性强，输出信号质量、可靠性高等优点。
主权项：1.一种基于FPGA的并行成形滤波实现方法，其特征在于，包括以下步骤：对根升余弦滚降滤波器按时间轴进行截短处理，获得多个具有指定时间宽度的子区域，对截短后各个子区域按照预设采样频率进行采样后分别存入FPGA的RAM中；按照指定采样倍数同时读取RAM中存储的各子区域数据，在读取RAM中的数据时，如果采样倍数为整数则按照步进值1进行取值，如果采样倍数为分数MN时则按照步进值N进行取值，其中M为RAM中存储的每个子区域数据个数；将从RAM读取的各子区域数据分别与一个星座点缓存序列中星座点数据对应进行相乘得到一路调制数据，将各路调制数据累加后作为发送给DAC的输出数据流。
全文数据：
权利要求：
百度查询： 湖南艾科诺维科技有限公司 基于FPGA的并行成形滤波实现方法及装置
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号