申请/专利权人：电子科技大学

申请日：2024-03-26

公开（公告）日：2024-07-05

公开（公告）号：CN118299414A

主分类号：H01L29/778

分类号：H01L29/778;H01L29/207;H01L29/06

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.07.23#实质审查的生效;2024.07.05#公开

摘要：本发明属于功率半导体技术领域，具体涉及一种集成GaN三极管的具有ESD防护功能的GaNHEMT器件。本发明基于三极管具有的大电流泄放能力，构成p‑GaN栅层—势垒层及沟道层—p型背势垒层的PNP纵向三极管结构，通过与GaNHEMT集成，为GaNHEMT提供了ESD静电泄放路径，当施加在GaNHEMT器件栅极处电压达到ESD触发电压时，GaN三极管导通形成静电泄放通道，使GaNHEMT器件栅极电压不再上升，从而保护器件栅极不被高压击穿。同理，本发明通过优化亦可实现负栅压保护，即实现双向ESD防护。此外，在HEMT器件源极与栅极间并联多个三极管，可有效提高器件抗ESD电压等级，增强器件鲁棒性，提升器件可靠性。另外，三极管的制造工艺与GaNHEMT制造工艺兼容，易于实现集成。

主权项：1.一种集成GaN三极管的具有ESD防护功能的GaNHEMT器件，其特征在于，GaN三极管和GaNHEMT器件的集成方式为GaN三极管和GaNHEMT器件沿纵向方向并列设置，并且两者的有源区通过隔离区17相互隔离，电极通过金属连接；所述GaN三极管沿器件垂直方向，包括自下而上依次层叠设置衬底1、缓冲层2、p型背势垒层3、沟道层4和势垒层5；沿器件横向方向，器件上层从一侧到另一侧依次具有集电极8、第一介质层71、第一基极9、第二介质层72、p-GaN栅层6、发射极10、第三介质层73和第二基极11；集电极8和第一介质层71均沿器件垂直方向贯穿势垒层5和沟道层4，其中集电极8延伸到p型背势垒层3中与p型背势垒层3形成欧姆接触，第一介质层71下表面与p型背势垒层3上表面接触；第一基极9和第二基极11均沿器件垂直方向贯穿势垒层5延伸到沟道层4中，与沟道层4形成欧姆接触；第二介质层72下表面与势垒层5上表面接触；p-GaN栅层6和发射极10沿器件垂直方向层叠设置，发射极10下表面与p-GaN栅层6上表面形成欧姆接触，p-GaN栅层6下表面与势垒层5上表面接触；第三介质层73下表面与势垒层5上表面接触；所述GaNHEMT器件沿器件垂直方向，包括自下而上依次层叠设置衬底1、缓冲层2、p型背势垒层3、沟道层4和势垒层5；沿器件横向方向，器件上层从一侧到另一侧依次具有源极12、第四介质层74、p-GaN栅层6、栅极13、第五介质层75和漏极14；源极12和漏极14均沿器件垂直方向贯穿势垒层5延伸到沟道层4中，与沟道层4形成欧姆接触；第四介质层74下表面与势垒层5上表面接触；p-GaN栅层6和栅极13沿器件垂直方向层叠设置，栅极13下表面与p-GaN栅层6上表面形成欧姆接触，p-GaN栅层6下表面与势垒层5上表面接触；第五介质层75下表面与势垒层5上表面接触；所述GaN三极管和GaNHEMT器件的衬底1、缓冲层2、p型背势垒层3、沟道层4、势垒层5和p-GaN栅层6是共享的；所述集电极8和源极12通过第一互连金属15连接，所述发射极10和栅极13通过第二互连金属16连接。

全文数据：

权利要求：

百度查询： 电子科技大学 一种集成GaN三极管的具有ESD防护功能的GaN HEMT器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD