申请/专利权人：电子科技大学

申请日：2024-02-28

公开（公告）日：2024-06-25

公开（公告）号：CN118248548A

主分类号：H01L21/329

分类号：H01L21/329;H01L23/552;H01L29/861

优先权：

专利状态码：在审-公开

法律状态：2024.06.25#公开

摘要：本发明提供一种用于辐射加固瞬态电压抑制器件TVS的制造方法，通过对传统硅局部氧化工艺的改良优化，在不影响TVS器件面积、电学特性和电流能力的条件下，显著提升器件的抗辐射性能，抑制TVS器件由于辐射效应导致的漏电流增大和击穿电压降低等不良影响，提高TVS器件在航天、空间应用等辐射环境中的电学特性稳定性。本发明提出的辐射加固TVS器件制造方法与传统工艺兼容，通过刻蚀掉传统硅局部氧化工艺高温快速生长的厚氧化层，并在此之后低温慢速生长厚度为的薄氧化层，从而达到降低氧化层内缺陷密度、减薄氧化层厚度的目的，使得器件受到辐射的影响大幅度降低。

主权项：1.一种用于抗辐射的TVS器件的制造方法，其特征在于包括如下步骤：S1：在p-型衬底01上表面注入p型阱区02；S2：在p-型衬底01以及p型阱区02上表面高温生长三个椭圆形局部硅氧化LOCOS区域，从左到右依次为第一局部硅氧化LOCOS区域11、第二局部硅氧化LOCOS区域12和第三局部硅氧化LOCOS区域13，其中第一局部硅氧化LOCOS区域11左边缘与p-型衬底01左边缘相切、第一局部硅氧化LOCOS区域11右边缘在p型阱区02左边缘的右侧；第二局部硅氧化LOCOS区域12位于p型阱区02中间；第三局部硅氧化LOCOS区域13右边缘与p-型衬底01右边缘相切、第三局部硅氧化LOCOS区域13左边缘在p型阱区02右边缘的左侧；所述三个局部硅氧化LOCOS区域之间间隔一定距离；S3：刻蚀掉所述三个局部硅氧化LOCOS区域；S4：在p-型衬底01以及p型阱区02上表面低温生长厚度为的低温薄二氧化硅层区03；S5：在p-型衬底01以及p型阱区02上表面三个局部硅氧化LOCOS区域以外的区域注入第一N+区21和第二N+区22；第一N+区21的左边缘与第一局部硅氧化LOCOS区域11右边缘相切，第一N+区21的右边缘与第二局部硅氧化LOCOS区域12左边缘相切；第二N+区22的左边缘与第二局部硅氧化LOCOS区域12右边缘相切，第二N+区22的右边缘与第三局部硅氧化LOCOS区域13左边缘相切；S6：在所述低温薄二氧化硅层区03上表面淀积层间介质ILD区04；S7：分别在第一N+区21和第二N+区22上方刻蚀窄于二者的通孔并淀积第一电极区31和第二电极区32。

全文数据：

权利要求：

百度查询： 电子科技大学 一种用于抗辐射的TVS器件的制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD