申请/专利权人：恩智浦美国有限公司

申请日：2019-03-07

公开（公告）日：2024-06-21

公开（公告）号：CN110265478B

主分类号：H01L29/423

分类号：H01L29/423;H01L29/40;H01L29/78;H01L21/336

优先权：["20180312 US 15/918,563"]

专利状态码：有效-授权

法律状态：2024.06.21#授权;2021.03.30#实质审查的生效;2019.09.20#公开

摘要：本公开涉及具有场板结构的晶体管沟槽结构。一种沟槽结构正侧向定位在第一晶体管的第一阱和第一源极区与第二阱区之间，其中第二源极用于第二晶体管。所述沟槽结构包括所述第一晶体管的第一栅极结构、所述第二晶体管的第二栅极结构、第一导电场板结构和第二导电场板结构。所述第一栅极结构、所述第一场板结构、所述第二场板结构和所述第二栅极结构在所述沟槽结构中定位于所述第一阱区与所述第二阱区之间的侧向线中。所述沟槽结构包括在所述侧向线中将所述第一场板结构与所述第二场板结构彼此分离的介电质。所述第一晶体管和所述第二晶体管的漏极区包括定位在所述沟槽结构正下方的部分。

主权项：1.一种晶体管装置，其特征在于，包括：第一晶体管的第一源极区；所述第一晶体管的第一阱区；第二晶体管的第二源极区；所述第二晶体管的第二阱区；沟槽结构，其正侧向沿侧向线定位在所述第一阱区与所述第二阱区之间，所述侧向线平行于所述晶体管装置的平坦表面；所述沟槽结构包括：所述第一晶体管的第一栅极结构；以及所述第二晶体管的第二栅极结构；其中所述第一栅极结构和所述第二栅极结构各自包括在所述沟槽结构中正侧向定位在所述第一阱区与所述第二阱区之间的部分；所述第一晶体管和所述第二晶体管的漏极区，其包括定位在所述沟槽结构正下方的部分；第一导电场板结构；第二导电场板结构；其中所述第一导电场板结构和所述第二导电场板结构各自包括正侧向定位在所述第一栅极结构与所述第二栅极结构之间的部分；其中所述第一导电场板结构沿着所述侧向线与所述第二导电场板结构侧向分离的距离大于所述第一栅极结构沿着所述侧向线与所述第一导电场板结构分离的距离和所述第二栅极结构沿着所述侧向线与所述第二导电场板结构分离的距离。

全文数据：具有场板结构的晶体管沟槽结构技术领域本发明通常涉及半导体装置且更具体地说涉及具有带场板的沟槽结构的晶体管。背景技术一些类型的晶体管包括定位在基板的沟槽结构中的晶体管结构。举例来说，一些类型的晶体管包括定位在沟槽结构中的栅极结构。发明内容根据本发明的第一方面，提供一种晶体管装置，包括：第一晶体管的第一源极区；所述第一晶体管的第一阱区；第二晶体管的第二源极区；所述第二晶体管的第二阱区；沟槽结构，其正侧向定位在所述第一阱区与所述第二阱区之间，所述沟槽结构包括：所述第一晶体管的第一栅极结构；所述第二晶体管的第二栅极结构；第一导电场板结构；第二导电场板结构；其中所述第一栅极结构和所述第二栅极结构各自包括在所述沟槽结构中正侧向定位在所述第一阱区与所述第二阱区之间的部分；其中所述第一导电场板结构和所述第二导电场板结构各自包括正侧向定位在所述第一栅极结构与所述第二栅极结构之间的部分；所述第一晶体管和所述第二晶体管的漏极区，其包括定位在所述沟槽结构正下方的部分。在一个或多个实施例中，所述第一晶体管被表征为场效应晶体管且所述第二晶体管被表征为场效应晶体管。在一个或多个实施例中，所述沟槽结构沿着侧向线正侧向定位在所述第一阱区与所述第二阱区之间，其中所述第一导电场板结构和所述第二导电场板结构各自在所述沟槽结构中在所述第一栅极结构和所述第二栅极结构下方从所述侧向线延伸。在一个或多个实施例中，所述沟槽结构沿着侧向线正侧向定位在所述第一阱区与所述第二阱区之间，其中所述第一场板结构沿着所述侧向线与所述第二导电场板结构侧向分离的距离大于所述第一栅极结构沿着所述线与所述第一导电场板结构分离的距离和所述第二栅极结构沿着所述侧向线与所述第二导电场板结构分离的距离。在一个或多个实施例中，所述第一阱区包括定位在所述第一源极区正下方且在所述第一栅极结构正侧方的所述第一晶体管的第一沟道区，所述第二阱区包括定位在所述第二源极区正下方且在所述第二栅极结构的正侧方的所述第二晶体管的第二沟道区，所述第一沟道区和所述第二沟道区各自被表征为竖直沟道区。在一个或多个实施例中，所述第一阱区和所述第二阱区各自包括具有第一类型的净导电率掺杂的部分，所述漏极区包括具有第一浓度的第二类型的净导电率的部分，其中第三区定位在所述第一阱区与所述漏极区之间且第四区定位在所述第二阱区与所述漏极区之间，所述第三区和所述第四区各自具有第二浓度的所述第二类型的净导电率，所述第二浓度小于所述第一浓度。在一个或多个实施例中，所述沟槽结构定位在内埋介电层正上方。在一个或多个实施例中，所述第一导电场板结构电耦合到所述第一源极区以在操作期间以相同电位偏压，且所述第二导电场板结构电耦合到所述第二源极区以在操作期间以相同电位偏压。在一个或多个实施例中，所述第一导电场板结构电耦合到所述第一栅极结构以在操作期间以相同电位偏压，且所述第二导电场板结构电耦合到所述第二栅极结构以在操作期间以相同电位偏压。在一个或多个实施例中，所述晶体管装置进一步包括：第二沟槽结构，其侧向环绕所述沟槽结构，所述第二阱区正侧向定位在所述沟槽结构与所述第二沟槽结构之间，所述第二沟槽结构包括：第三栅极结构；第三导电场板结构；其中所述第三栅极结构在侧向线中正侧向定位在所述第二导电场板结构与所述第三导电场板结构之间；所述第二导电场板结构与所述第三导电场板结构电耦合在一起以在操作期间在相同电位下偏压。根据本发明的第二方面，提供一种制造晶体管的方法，包括：在基板中形成沟槽；在所述沟槽中形成场板材料层；将在所述沟槽中的所述场板材料层分离成第一导电场板结构和第二导电场板结构；在所述沟槽中的所述第一导电场板结构与所述第二导电场板结构之间形成介电分离；在所述沟槽中形成第一晶体管的第一栅极结构；在所述沟槽中形成第二晶体管的第二栅极结构；在邻近所述沟槽的第一侧壁的所述基板的第一阱区中形成第一源极区，所述第一源极区用于所述第一晶体管；在邻近于所述沟槽的第二侧壁的所述基板中的第二阱区中形成第二源极区，所述沟槽的第二侧壁与所述沟槽的所述第一侧壁相对，所述第二源极区用于所述第二晶体管；其中，所述第一晶体管和所述第二晶体管的漏极区包括定位在所述沟槽正下方的部分；其中，所述第一栅极结构、所述第一导电场板结构、所述第二导电场板结构和所述第二栅极结构在所述沟槽中定位在所述第一阱区与所述第二阱区之间的侧向线中，其中，介电质定位在所述沟槽中且在所述侧向线中使所述第一导电场板结构与所述第二导电场板结构分离。在一个或多个实施例中，所述形成所述第一栅极结构和所述形成所述第二栅极结构包括：在形成所述场板材料层之前在所述沟槽中形成第一材料层；在第一位置和第二位置处移除所述沟槽中的所述第一材料的所述层的部分；将栅极材料沉积在所述第一位置和所述第二位置中。在一个或多个实施例中，所述移除所述沟槽中的所述第一材料的所述层的部分包括在所述第一导电场板结构与所述第二导电场板结构之间的侧向的第三位置处从所述沟槽移除材料，其中所述沉积栅极材料包括在所述第三位置中沉积栅极材料；其中所述方法包括从所述第三位置移除所述栅极材料层。在一个或多个实施例中，所述沟槽形成于具有第一类型的净掺杂剂导电率的基板的区域中，其中所述区域包括具有第一浓度的所述第一类型的净掺杂剂导电率的上部区和具有第二浓度的所述第一类型的净掺杂剂导电率的下部区，所述第二浓度高于所述第一浓度，所述上部区在所述下部区正上方，所述漏极区包括定位于所述下部区中的部分。在一个或多个实施例中，所述第一导电场板结构沿着所述侧向线与所述第二导电场板结构侧向分离的距离大于所述第一栅极结构沿着所述侧向线与所述第一导电场板结构分离的距离和所述第二栅极结构沿着所述侧向线与所述第二导电场板结构分离的距离。在一个或多个实施例中，所述沟槽形成在所述基板的内埋介电层正上方。在一个或多个实施例中，所述方法进一步包括：将所述第一栅极结构电耦合到所述第一导电场板结构，以便在操作期间在相同电位下偏压；以及将所述第二栅极结构电耦合到所述第二导电场板结构，以便在操作期间在相同电位下偏压。在一个或多个实施例中，所述方法进一步包括：将所述第一源极区电耦合到所述第一导电场板结构，以便在操作期间在相同电位下偏压；以及将所述第二源极区电耦合到所述第二导电场板结构，以便在操作期间在相同电位下偏压。在一个或多个实施例中，所述将所述沟槽中的所述场板材料层分离成第一导电场板结构和第二导电场板结构包括各向异性地蚀刻所述场板材料层以移除所述场板材料层的在所述沟槽的底部处的部分。在一个或多个实施例中，所述方法进一步包括：在所述基板中形成第二沟槽，所述第二沟槽侧向环绕所述沟槽；其中，所述在所述沟槽中形成场板材料层包括在所述第二沟槽中形成所述场板材料层；从所述第二沟槽中的所述场板材料层形成第三导电场板结构；在所述第二沟槽中形成第三栅极结构；将所述第三栅极结构电耦合到所述第二栅极结构，以便在操作期间在相同电位下偏压；以及将所述第三导电场板结构电耦合到所述第二导电场板，以便在操作期间在相同电位下偏压。本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。附图说明通过参看附图，可以更好地理解本发明，且使得本领域的技术人员清楚其许多目的、特征和优势。图1和图4到图12阐述了根据本发明的一个实施例的在制造半导体装置中的各个阶段的部分剖视侧视图。图2阐述了根据本发明的一个实施例的在制造半导体装置中的一个阶段的部分俯视图。图3阐述了根据本发明的另一实施例的在制造半导体装置中的一个阶段的部分俯视图。图13是示出根据本发明的一个实施例的在操作条件期间半导体装置的电位场和电耦合的部分侧视图说明。图14是本发明的另一实施例的部分剖视侧视图说明。图15是示出背靠背配置的晶体管的电路图。除非另外指出，否则在不同图式中使用相同附图符号指示相同物件。图式未必按比例绘制。具体实施方式下文阐述用于实行本发明的模式的详细描述。描述旨在说明本发明且不应被视为限制性的。如本文中所公开，沟槽结构正侧向定位在第一晶体管的第一阱和第一源极区与第二阱区之间，其中第二源极用于第二晶体管。所述沟槽结构包括所述第一晶体管的第一栅极结构、所述第二晶体管的第二栅极结构、第一导电场板结构和第二导电场板结构。所述第一栅极结构、所述第一场板结构、所述第二场板结构和所述第二栅极结构在所述沟槽结构中定位于所述第一阱区与所述第二阱区之间的侧向线中。所述沟槽结构包括在所述侧向线中将所述第一场板结构与所述第二场板结构彼此分离的介电质。所述第一晶体管和所述第二晶体管的漏极区包括定位在所述沟槽结构正下方的部分。在一个实施例中，上文所描述的第一晶体管和第二晶体管具有背靠背的晶体管配置且是双向晶体管装置的部分，所述双向晶体管装置可实施为双向开关。场板结构被间隔开且可在不同电压下偏压，其中两个场板结构之间的静电场定位在两个场板结构之间的介电质中。因此，在一些此类实施例的情况下，每个晶体管的栅极与每个晶体管的场板之间的介电间距可明显缩短，由此缩短沟槽结构的宽度。双向开关可用于在两个方向上均需要电压阻断能力的应用中。在一个例子中，双向开关用于反向自动电池保护应用中。在一些例子的情况下，在每个方向上的击穿电压要求可在±130伏特V的范围内。一些传统功率MOSFET是单向的，其中将其以背靠背配置放置会使源极到漏极电阻以及装置面积加倍，使得背靠背导通电阻面积RonA是单向装置RonA的四倍。因此，在基于传统功率MOSFET的背靠背配置的此实施方案的情况下，需要四倍的面积来实现与使用单个单向开关相同的导通电阻。本文中所描述的实施例可用作具有竖直FET的双向晶体管装置，其中每个晶体管的栅极定位在沟槽结构的相对侧上。每个晶体管的场板结构也定位于沟槽结构中，当耦合到晶体管的源极或栅极时，允许在竖直方向上支持从晶体管的源极到共用漏极的电压，所述共用漏极具有定位在沟槽结构正下方的部分。因此，可降低较高电压装置的面积要求。在一些实施例中，通过提供可方便地连接到源极或栅极电位的两个单独场板结构栅极区与邻近场板之间的介电质的耐压要求降低到由栅极介电质确定的栅极-源极电压额定值的要求。在一些实施例中，场板之间的介电质具有足够厚度来支持所需源极-源极电压，但场板与邻近延伸的漏极漂移区之间的场氧化物的厚度可被优化以实现低RonA。图1和4到12阐述了根据本发明的一个实施例的在制造具有沟槽结构的双向晶体管装置中的各个阶段的部分剖视侧视图。图2和3阐述了根据本发明的两个不同实施例的在制造中的一个阶段期间晶片的部分顶视图。在图2和3中示出图1的剖视侧视图的位置。图1是示出其中形成有沟槽115和113的晶片101的顶部分的部分剖视侧视图。在一个实施例中，晶片101包括半导体基板103，其具有净P型导电率掺杂。在一个实施例中，基板103掺杂有硼且具有约2e15cm-3的净P型导电率浓度，但在其它实施例中，可掺杂有其它类型的掺杂剂和或可具有其它浓度。在一个实施例中，基板103由单晶硅制成，但在其它实施例中，可由其它半导体材料例如，硅锗、锗、碳化硅、氮化镓、砷化镓，其它半导体III-V材料制成。在示出的实施例中，晶片101包括内埋重型N型导电率区102。在一个实施例中，区102掺杂有N型掺杂剂，例如锑，剂量为约1e15cm-2且能量为80keV，但可掺杂有其它掺杂剂、能量和或浓度。在一些实施例中，可使用多个注入步骤来形成区102，每个注入步骤具有不同掺杂剂、能量和或浓度。举例来说，在一些实施例中，除注入锑之外，还可注入磷，剂量为5e12cm-2，且能量为900keV。在一些实施例中，利用内埋重型N型区可提高双向装置在正向和反向偏压方向上的电特性的对称性以及通过提高在操作期间虚拟漏极区的至少部分的导电率来降低在操作期间装置的RonA。此外，区102中的相对高掺杂抑制了在阱区与基板之间形成的寄生PNP晶体管。其它实施例不包括类似于区102的内埋重型N型区。晶片101包括定位在基板103上方的较轻掺杂的N型层105。在一个实施例中，层105掺杂有N型掺杂剂，但浓度比区102轻。在一个实施例中，层105掺杂有砷或磷，其浓度为约4e16cm-3，以在任一方向上支持击穿电压BV60V，但在其它实施例中，可包括其它导电率掺杂剂和或处于其它浓度，且用于其它BV目标。在一个实施例中，区102可悬置在沟槽113上方，以便于端接设计。在一个实施例中，层105从基板103外延生长。在一个实施例中，层105由单晶硅制成，但在其它实施例中，可由其它半导体材料制成。在一个实施例中，N型掺杂剂在外延生长过程期间在原地形成，但在其它实施例中，可在形成之后注入。在一个实施例中，区102具有约1.5μm的厚度且层105具有4.0μm的厚度，但在其它实施例中，各自可具有其它厚度，且用于其它BV目标。在一个实施例中，层105可以是随后用N型掺杂剂注入的基板103的部分，例如在实施例中，其不包括区102。垫氧化物层107、氮化物层109和氧化物层111形成在层105上。然后，沟槽115和113形成在晶片101中。在一个实施例中，沟槽115和113具有1.5μm的宽度和4μm的深度，但在其它实施例中，可具有其它宽度和或深度。在一个实施例中，通过在晶片101上形成图案化掩模未示出且接着根据具有适当蚀刻化学物质的图案蚀刻层111、109、107和层105来形成沟槽。在其它实施例中，其它类型的硬掩模层可用于形成沟槽115和113。图2和3是示出根据两个不同的实施例的沟槽113和115在晶片101中的程度的晶片101的部分顶视图。图2示出沟槽115具有椭圆形形状且类似于沟槽205和207。沟槽113是环绕沟槽207、205和115的末端沟槽。沟槽207、205和115分别限定柱区域217、213和211。在一个实施例中，末端沟槽113具有与内部沟槽115相同的宽度和深度，但在其它实施例中，其可具有不同宽度和或深度。区域217、213和211被标记为“S1”且将在后续阶段之后包括源极区，所述源极区将电耦合在一起以在操作期间在相同电位下偏压。沟槽113与沟槽207、205和115之间的区域被标记为“S2”且包括源极区，所述源极区将电耦合在一起以在操作期间在相同电位下偏压。尺寸209表示沟槽207与205之间的间距且尺寸203表示区域213的宽度。在一个实施例中，这些尺寸是相同的例如，约1μm，但在其它实施例中，可以是不同的。图3示出替代实施例，其中区域301和区域303形成由沟槽115分离的叉指式梳形结构。在图3中，区域301由沟槽115环绕且被标记为“S1”。区域301包括源极区，所述源极区将电耦合在一起以在操作期间在相同电位下偏压。区域303在沟槽115的外侧且在沟槽113的内侧。区域303在图3中被标记为“S2”且包括源极区，所述源极区将电耦合在一起以在操作期间在相同电位下偏压。在其它实施例中，沟槽可具有不同配置且具有不同长度、宽度、梳齿数量和或间距，这取决于包括双向晶体管的“有效”宽度的双向晶体管的所要参数。图1和4到12示出在图2和3中所示出的区域中制造的双向晶体管装置的部分剖视图。装置沿着图1和4到12的截面的完整视图将示出8个沟槽截面，而非图1和4到12的视图中所示出的三个沟槽截面。图4是在晶片101上方沉积氧化物的保形层401接着沉积场板材料的保形层403之后晶片101的部分剖视侧视图。在一个实施例中，氧化物层401具有0.3μm的厚度且通过化学气相沉积过程沉积。然而，在其它实施例中，层401可通过其它过程例如，氧化过程或其组合形成，具有其它厚度，和或由其它材料例如，另一介电材料制成。在一个实施例中，层401具有厚度，以便在随后形成的场板结构例如，图5中的501与在沟槽例如，115的底部部分中的层105的侧壁之间提供充足间距，以便提供可针对BV和RonA优化的场介电质厚度。层403是导电场板材料层，其在一个实施例中掺杂有多晶硅，但在其它实施例中可具有其它材料。在一个实施例中，层403通过化学气相沉积过程形成且具有约0.25μm的厚度，但在其它实施例中可通过其它方法形成和或具有其它厚度。图5示出在已各向异性地蚀刻层403以将层403分离成沟槽115中的场板结构501和503且分离成沟槽113中的场板结构501和509之后晶片101的部分侧视图。在一个实施例中，用对层403的材料例如，多晶硅具有选择性且对层401的材料例如，氧化物具有选择性的蚀刻化学物质蚀刻层403。在示出的实施例中，蚀刻层403一段时间，使得层403的材料从层401的顶表面上方的沟槽的外部移除。蚀刻移除了层403的位于沟槽的底部处的部分，以将层403物理地分离成两个沟槽结构。蚀刻还可使场板结构501、503、507和509的顶部分凹陷在沟槽中。图6示出在用介电材料例如，氧化物填充沟槽115和113且使晶片101平坦化以移除硬掩模层107、109和111之后的部分侧视图。平坦化在场板结构501与501之间形成介电材料结构605且在场板结构507与509之间形成介电材料结构607。平坦化还在层401的沟槽115中形成氧化物结构601且在沟槽113中形成氧化物结构603。图7示出在晶片101已经历计时蚀刻以移除沟槽115和113中的一部分氧化物之后的部分剖视侧视图。在一个实施例中，蚀刻是各向同性蚀刻，其产生各自具有一定深度例如，1μm的沟槽701、702、703、705、706和707，使得随后形成的栅极结构例如，图9中的901可延伸进沟槽所要沟道长度。图8示出在栅极介电质层801形成于晶片101上且栅极材料层803形成于层801上之后晶片101的部分侧视图。在一个实施例中，层801是可通过沉积过程形成的氧化物。然而，在其它实施例中，层801通过氧化过程形成。在一个实施例中，层801由氧化硅制成且对于5伏特栅极-源极电压额定值具有约150A的厚度，但在其它实施例中，取决于目标栅极-源极电压要求，可由其它材料制成和或具有其它厚度。在一个实施例中，层803由掺杂多晶硅制成，且具有足以完全填充沟槽701、702、703、705、706和707的厚度。图9是在已平坦化晶片101以从层803形成栅极结构901、905、911和915以及结构903和913之后晶片101的部分剖视侧视图。图10示出在图案化掩模1001形成有开口1025和1027以露出多晶硅结构903、913、509和915以用各向同性蚀刻剂移除之后晶片101的部分剖视侧视图。图11是在介电材料层未示出形成于晶片101上且接着平坦化晶片101以形成介电结构1103、1105、1106和1107以分别填充由结构903、913、509和915的移除所产生的开口之后晶片101的部分剖视侧视图。然后，晶片101经历氧化过程以形成密封氧化物结构1111、1113、1115、1116、1117、1118、1119、1121和1123。在一个实施例中，这些结构具有在200A的范围内的厚度，但在其它实施例中，可具有其它厚度和或通过其它过程形成。图12是在通过将P型掺杂剂例如，硼离子注入到层105中来在层105中形成P阱区1201和1203之后晶片101的部分剖视侧视图。在一个实施例中，以180keV的能量和1.2e13cm-2的剂量注入硼，但在其它实施例中可能以其它能量和或其它剂量注入硼。在一个实施例中，注入后接着是退火步骤。然后，通过将N型掺杂剂和P型掺杂剂分别选择性地注入到P阱区1201和1203中来形成源极区1205和1207和主体接触区1206和1208。N型掺杂剂离子通过形成于晶片101上的图案化注入掩模未示出注入。在一个实施例中，以120keV注入具有5e15cm-2剂量的砷离子且以55keV注入具有1.5e15cm-2剂量的磷离子。在其它实施例中，其它N型掺杂剂可以其它剂量和或以其它能量注入。此外，在此示例性实施例中，硼离子以1.5e15cm-2的剂量和25keV的能量通过形成于晶片101上的指定图案化注入掩模未示出注入，以形成主体接触区1206和1208。注入接着是退火步骤，例如快速热退火RTA。在形成源极区1205和1207以及主体接触区1206和1208之后，在晶片101上形成层间介电质材料层1209。在一个实施例中，层1209是通过TEOS过程形成的氧化物，但在其它实施例中可具有另一种材料。接着在层1209中形成开口，以形成金属触点以电接触晶体管结构。在示出的实施例中，触点1215接触源极区1205和P阱区1201。触点1217接触源极区1207和主体接触区1208。在其它实施例中，源极区和主体接触区可具有不同触点，以在不同电压下个别地偏压。图12的部分剖视图中未示出用于栅极结构901、903和905的触点或用于场板结构501、503和507的触点。这些触点定位于图12的剖视图的外部。在示出的视图中，触点1215是连续的且围绕触点1217环绕，使得其在图12的视图中出现在两个位置中。然而，其它实施例可包括用于在不同位置处接触源极区阱区或栅极结构的多个触点，其中，多个触点在更高互连层未示出处电气地连接在一起。此外，在一些实施例中，基板103可由接触定位于末端沟槽113外部的P型沉降区未示出的触点未示出偏压。在一些实施例中，P型沉降区可用于将双向晶体管装置与实施于相同集成电路管芯中的其它装置未示出隔离。在图12中所示出的阶段之后，可在晶片101上执行其它过程，例如形成额外互连层。举例来说，可形成互连以将栅极结构905和901电耦合在一起且将场板结构507和501电耦合在一起。然后，外部末端，例如接合垫形成于晶片101上。接着将晶片101单分成多个管芯，其中每个管芯包括至少一个双向晶体管装置，其具有图1到12中所示出的结构。然后，将管芯封装于半导体封装材料中以形成集成电路封装，其中将其运送给最终使用制造商以包括在最终使用产品中，最终使用产品例如汽车、电池控制系统和工业设备。在其它实施例中，晶体管可包括其它结构和或可通过其它过程形成。此外，可添加额外过程步骤以在相同基板上形成其它组件。图13是在图2和3中所示出的区域中形成的晶体管的部分侧视图且其制造阶段在图1和4到12的截面中示出。晶体管以背靠背配置来配置以实施双向装置1300。图13的视图示出在一个操作条件期间施加到晶体管结构的电压和当装置1300处于特定操作条件中时由静电场产生的等电位场线中的一些。应注意，图13中未示出由操作条件产生的静电场的所有等电位场线。图13示出沟槽结构1301和1303中的个别导电结构例如，场板结构501、503、507，栅极结构903、901、905，但不个别地示出图12中所示出的沟槽结构的介电结构例如，601、1107。在一些实施例中，沟槽结构的介电质的部分可包括气隙。在示出的实施例中，栅极结构901、栅极结构905、场板结构501和场板结构507均电耦合在一起以在操作期间处于相同电位。在一个实施例中，这些结构中的每一个包括在一起电耦合在互连层中的触点未示出。在其它实施例中，触点未示出将接触栅极结构901和对应场板结构501以将两个结构电耦合在一起。栅极结构901和905形成用于背靠背晶体管配置参见图15的晶体管1503的一个晶体管具有实施于图2和3的区域S2中的源极区的栅极。场板结构503和栅极结构903电耦合在一起以在操作期间处于相同电位。栅极结构903形成用于背靠背晶体管配置的其它晶体管的栅极，所述其它晶体管具有实施于图2和3的区域S1中的源极区参见图15的晶体管1501。当偏压栅极以使晶体管导电时，沟道区1314沿着源极区1205与层105之间的P阱区1201的沟槽结构侧壁形成。在一个实施例中，沟道区被表征为竖直沟道区。在示出的实施例中，两个晶体管处于导电状态。栅极结构901和905在比源极区1205其在-45伏特下偏压高2.5伏特的电压-42.5伏特下偏压，使得沟道区沿着分别邻近于栅极结构901和905的沟槽结构1301和1303沿着P阱区1201的侧壁形成。在示出的实施例中，源极区1207在0伏特下偏压。栅极结构903和场板结构503在2.5伏特下偏压，使得晶体管也导电。如图13中所示出，在源极区1205在-45伏特下偏压与基板103偏压为0伏特之间存在电位差。由于场板结构501和507分别电耦合到其对应栅极结构901和905，因此可沿着沟槽结构1301和1303的长度朝向区102支撑源极区1205与基板103之间的电压差。参见图13中的等位线1307。在一些实施例中，场板提供RESURF效应且有助于耗尽沟槽结构之间的半导体区，使得在阱区1201和1203与区102之间竖直地分布电位降。以此方式利用场板允许增加的BV。替代地，场板可以允许在P阱下方的层105中具有更高N型净掺杂浓度以降低RonA，同时将装置的击穿电压维持在既定应用的可接受范围内。应了解，可平衡沟槽的深度、层105的深度和掺杂浓度、确定半导体区的宽度的沟槽间距以及层401的场氧化物厚度以实现最佳性能。在其它实施例中，在其它应用中，可将其它电压施加到源极区。举例来说，源极区1207可在负电压例如，-45伏特下或在正电压+45伏特下偏压。源极区1205可在接地电压0伏特下或在正电压下偏压。当装置导电或不导电时可施加这些电压。因此，图13中所示出的双向装置可实施于正向偏压的应用或反向偏压的应用中。在其它实施例中，双向晶体管装置可被设计成用更大量值电压例如，+130伏特或施加到其结构的更小量值电压例如，+30伏特操作。在这些电压中，可调整例如沟槽宽度、沟槽深度和漏极掺杂水平等某些参数，以视需要为装置提供更高的击穿电压或更低的击穿电压，或者以优化性能。在示出的实施例中，区102的重型N型掺杂提供双向装置的正向偏压方向与反向偏压方向之间的改进的对称性，且还降低装置的RonA。在示出的实施例中，由于区102的较重型掺杂位于沟槽结构1301、1303的底部处且不沿着在其中发生电压耗散参见等位线1307的沟槽结构的侧壁，因此可减小RonA电阻，而不降低双向装置的击穿电压。在一个实施例中，双向装置1300具有60伏特的击穿电压，RonA为41mOhmmm2，然而，在其它实施例中，其它装置可具有这些参数的其它值。在其它实施例中，区102将不重掺杂，但代替地将与在P阱区1201和1203下方的层105的部分具有相同净导电率。在一个此类实施例中，具有此配置的双向装置可具有64伏特的正向击穿电压、63伏特的反向击穿电压，和51mOhmmm2的RonA。然而，在其它实施例中，这些参数可具有其它值。在一些实施例中，在P阱区1201图2和3的S2区域中正下方的层105中的N型净导电率浓度和在P阱区1203正下方的层105中的N型净导电率浓度彼此不同，这样在正向和反向偏压条件下提供不同RonA和击穿电压。可使用这些实施例，其中不需要对称操作特性。在一个操作方向上的较低的BV要求可以允许S1或S2区中增加的掺杂浓度，以提高总RonA。图13中还示出了表示沟槽结构1301内的静电场的等位线，其发生在场板结构501和503之间，用于图13中所示出的操作条件。在示出的实施例中，场板结构501在-42.5伏特下偏压且场板结构503在2.5伏特下偏压。此静电场在沟槽结构1301的介电材料中耗散，所述沟槽结构侧向位于场板结构之间。在一个实施例中，将场板结构之间的侧向距离1312设置成满足特定应用的双向晶体管装置的所要击穿电压要求。在一个实施例中，距离1312是约0.5μm，但在其它实施例中可以是其它距离。距离1312还取决于场板结构之间的介电材料的类型。每个场板结构501、503和507从沟槽结构1301的底部竖直地分离距离1321。在示出的实施例中，距离1321由层401的厚度设置。在其它实施例中，调整距离1321以获得最佳性能可能是有益的。如图13中所示出，晶体管的漏极区被表征为“虚拟漏极”，原因在于其不会在具有直接外部接触的特定电压下偏压，且它是双向装置的内部节点，可被表征为漏极连接的背靠背晶体管。在一个实施例中，虚拟漏极包括在沟槽结构1301下方并与其相邻的区域102的部分，且层105的部分形成在沿着沟槽结构的侧壁定位的P阱区1201和1203正下方的延伸的漏极区。在示出的实施例中，基板103在接地电压下偏压。在其它实施例中，基板103可在最低源极电压例如，-45V下偏压以在正向和反向偏压条件下提供更多的对称性。在一些实施例中，为沟槽结构1301提供两个场板结构可使双向装置能够占用更少集成表面区域且提供更低的RonA。如果沟槽结构例如，1301仅包括一个场板结构，那么在每个栅极结构例如，901、903与单个场板结构之间必须存在间隔1312，以使装置双向，以便由于电压差而耗散静电场，以允许单个场板取决于阻断方向围绕高电位或低电位偏压。然而，每个沟槽具有两个场板结构，栅极结构与相应的场板结构之间的距离可以是最小距离，或当两个结构电气地连接在一起时两个结构可以接触。因此，通过使用两个场板，可减小沟槽结构的宽度。此外，在一些实施例中，当使用两个场板结构时，栅极与相应的场板之间的降低的电压要求消除了在优化场氧化物层401的厚度以改进装置性能方面的额外约束。在一些实施例中，较窄的沟槽结构降低了双向装置的RonA。在一些实施例中，双向晶体管装置中包括末端沟槽结构1303，以在末端沟槽附近的装置的外围设备区域中维持足够的电压击穿。如图12和13的实施例中所示出，场板结构509和栅极结构915已从末端沟槽结构1303移除。然而，在其它实施例中，场板结构509和或栅极结构915可保留在沟槽结构1303中。在一些实施例中，场板结构509和或栅极结构915将保留且电耦合到系统接地0伏特。在其它实施例中，场板509和或栅极结构915将保留且连接到场板结构507。在一些实施例中，用于控制栅极结构901、903和905的电压的栅极驱动器电路参见驱动器电路1505和1507位于与双向晶体管装置相同的集成电路上。然而，在其它实施例中，驱动器电路可位于单独集成电路芯片上。图14示出根据本发明的另一实施例的用于双向晶体管装置的沟槽结构1411的部分剖视图。尽管图14的视图在其截面中示出沟槽结构1411，但双向晶体管装置1400可在穿过装置的完整截面视图中包括多个沟槽结构。此外，装置可包括类似于环绕沟槽结构1411的末端沟槽结构1303的末端沟槽结构未示出。双向晶体管装置1400包括两个晶体管，其中一个晶体管包括源极区1404、主体接触区1408、P阱1409、栅极结构1425和场板结构1421。另一个晶体管包括源极区1406、主体接触区1410、P阱1407、栅极结构1427和场板结构1423。栅极结构1425、场板结构1421、场板结构1423和栅极结构1427连同介电质1412例如，氧化物一起定位在沟槽结构1411中。在示出的实施例中，场板结构1421电耦合到源极区1404和主体接触区1408，以在操作期间在相同电位下偏压。场板结构1423电耦合到源极区1406和主体接触区1410，以在操作期间在相同电位下偏压。在一些实施例中，将场板结构偏压到源极区而不是栅极结构1425、1427可以减小晶体管的栅极电容，这可以产生更好的装置性能。然而，在其它实施例中类似于图13，场板结构1421和1423电耦合到栅极结构，这可提供更简单的制造。两个晶体管的虚拟漏极沿着沟槽结构1411的侧面定位在P阱1409和1407正下方的层1405中且在沟槽结构1411的正下方。源极区1404电耦合到主体接触区1408，且源极区1406电耦合到主体接触区1410。图14的实施例在绝缘体上半导体SOI晶片1401上制造，所述绝缘体上半导体晶片包括定位在介电层1403正上方的半导体层1405，所述介电层定位在P型基板1402正上方。P阱1409和1407、源极区1404和1406和主体接触区1408和1410注入到层1405中。沟槽结构1411可以与图1和4到12所示类似的方式形成，因为关于图1和4到14描述的过程可有利地使沟槽结构中的栅极结构和场板结构能够电气地偏压为不同电位。在一个实施例中，层105具有4.5μm的厚度且介电层1403具有0.3μm的厚度，但在其它实施例中，这些层可具有其它厚度。在一些实施例中，类似于区102的内埋重型N型区未示出可形成于层105中以降低晶体管的RonA。在一个实施例中，基板1402在接地电压下偏压0伏特，但可在其它电压下偏压，例如在较低源极电压下，以提高正向和反向偏压条件下的对称性。在一个实施例中，双向装置1400在两个方向上具有64伏特的击穿电压，且RonA为52mOhmmm2。然而，在其它实施例中，这些参数可具有其它值。图15是可用作双向开关的漏极连接的背靠背晶体管电路1500的电路图。常规地，晶体管1501和1503将被实施为如所示的电路中的单独装置。相比之下，本发明的实施例将两个FET集成到双向装置中，所述双向装置共享公共漏极区作为虚拟内部节点。电路1500包括第一晶体管1501和第二晶体管1503。在图2和3的实施例中，晶体管1501的源极和沟道区实施于标示为S1的区域中，且晶体管1503的源极和沟道区实施于标示为S2的区域中。驱动器电路1505控制晶体管1501的栅极的栅极电压且驱动器电路1507控制晶体管1503的栅极的栅极电压。在一个实施例中，电路1500可用作连接到晶体管1501的源极的节点与连接到晶体管1503的源极的节点之间的开关，不论哪个节点处于更高电压下。尽管上文所描述的晶体管是NFET，但上文所示出和描述的过程也可通过切换半导体区中的至少一些的净导电类型来制造PFET。在其它实施例中，其还可用以制造其它类型的晶体管。双向晶体管装置是可选择性地在两个方向上阻断电压且在两个方向上传导电流的装置。然而，一些实施例可被实施为其它类型的晶体管装置。如本文中所公开，如果第一结构在具有与晶片的大体上平坦主侧面垂直的方向的线中定位在第二结构上方，那么第一结构在第二结构的“正上方”。举例来说，在图12中，触点1215在区102正上方。触点1215不在P阱区1203的正上方。如本文中所公开，如果第一结构在具有与晶片的大体上平坦主侧面垂直的方向的线中定位在第二结构下方，那么第一结构在第二结构“正下方”。举例来说，在图12中，栅极结构905在层1209正下方。栅极结构905不在触点1215正下方。如果两个结构在线中定位于一个结构的相对侧上，那么在所述线中，一个结构在两个其它结构“正中间”。举例来说，在图12中，场板结构501在图12的剖视侧视图中的线中定位在栅极结构901与栅极结构903正中间。区102在线中不定位在结构903与901正中间。“侧向线”是与晶片的大体上平坦主侧面平行的线。在图12中，结构903和场板结构507定位在侧向线中。触点1215和区102不定位在侧向线中。关于一个实施例示出或描述的特征可实施于本文中所示出或描述的其它实施例中。在一个实施例中，晶体管装置包括第一晶体管的第一源极区、第一晶体管的第一阱区、第二晶体管的第二源极区、第二晶体管的第二阱区，和正侧向定位在第一阱区与第二阱区之间的沟槽结构。所述沟槽结构包括所述第一晶体管的第一栅极结构、所述第二晶体管的第二栅极结构、第一导电场板结构和第二导电场板结构。所述第一栅极结构和所述第二栅极结构各自包括在所述沟槽结构中正侧向定位在所述第一阱区与所述第二阱区之间的部分。所述第一导电场板结构和所述第二导电场板结构各自包括正侧向定位在所述第一栅极结构与所述第二栅极结构之间的部分。所述晶体管装置包括第一晶体管和第二晶体管的漏极区，其包括定位在沟槽结构正下方的部分。在另一实施例中，用于制造晶体管装置的方法包括：在基板中形成沟槽，在沟槽中形成场板材料层，将沟槽中的场板材料层分离成第一导电场板结构和第二导电场板结构，在沟槽中的第一导电场板结构与第二导电场板结构之间形成介电质分离，在沟槽中形成第一晶体管的第一栅极结构，在沟槽中形成第二晶体管的第二栅极结构，以及在邻近沟槽的第一侧壁的基板的第一阱区中形成第一源极区。第一源极区用于第一晶体管。方法包括在邻近于沟槽的第二侧壁的基板中的第二阱区中形成第二源极区，所述第二侧壁与沟槽的第一侧壁相对。第二源极区用于第二晶体管。第一晶体管和第二晶体管的漏极区包括定位在沟槽正下方的部分。第一栅极结构、第一导电场板结构、第二导电场板结构和第二栅极结构在沟槽中定位于第一阱区与第二阱区之间的侧向线中。介电质定位在沟槽中且在侧向线中将第一导电场板结构与第二导电场板结构分离。虽然已经示出和描述本发明的特定实施例，但本领域的技术人员将认识到，基于本文中的教示，可在不脱离本发明和其更广泛方面的情况下做出另外改变和修改，且因此，所附权利要求书意图将在本发明的真实精神和范围内的所有此类改变和修改涵盖在其范围内。

权利要求：1.一种晶体管装置，其特征在于，包括：第一晶体管的第一源极区；所述第一晶体管的第一阱区；第二晶体管的第二源极区；所述第二晶体管的第二阱区；沟槽结构，其正侧向定位在所述第一阱区与所述第二阱区之间，所述沟槽结构包括：所述第一晶体管的第一栅极结构；所述第二晶体管的第二栅极结构；第一导电场板结构；第二导电场板结构；其中所述第一栅极结构和所述第二栅极结构各自包括在所述沟槽结构中正侧向定位在所述第一阱区与所述第二阱区之间的部分；其中所述第一导电场板结构和所述第二导电场板结构各自包括正侧向定位在所述第一栅极结构与所述第二栅极结构之间的部分；所述第一晶体管和所述第二晶体管的漏极区，其包括定位在所述沟槽结构正下方的部分。2.根据权利要求1所述的晶体管装置，其特征在于，所述第一阱区包括定位在所述第一源极区正下方且在所述第一栅极结构正侧方的所述第一晶体管的第一沟道区，所述第二阱区包括定位在所述第二源极区正下方且在所述第二栅极结构的正侧方的所述第二晶体管的第二沟道区，所述第一沟道区和所述第二沟道区各自被表征为竖直沟道区。3.根据权利要求1所述的晶体管装置，其特征在于，所述第一阱区和所述第二阱区各自包括具有第一类型的净导电率掺杂的部分，所述漏极区包括具有第一浓度的第二类型的净导电率的部分，其中第三区定位在所述第一阱区与所述漏极区之间且第四区定位在所述第二阱区与所述漏极区之间，所述第三区和所述第四区各自具有第二浓度的所述第二类型的净导电率，所述第二浓度小于所述第一浓度。4.一种制造晶体管的方法，其特征在于，包括：在基板中形成沟槽；在所述沟槽中形成场板材料层；将在所述沟槽中的所述场板材料层分离成第一导电场板结构和第二导电场板结构；在所述沟槽中的所述第一导电场板结构与所述第二导电场板结构之间形成介电分离；在所述沟槽中形成第一晶体管的第一栅极结构；在所述沟槽中形成第二晶体管的第二栅极结构；在邻近所述沟槽的第一侧壁的所述基板的第一阱区中形成第一源极区，所述第一源极区用于所述第一晶体管；在邻近于所述沟槽的第二侧壁的所述基板中的第二阱区中形成第二源极区，所述沟槽的第二侧壁与所述沟槽的所述第一侧壁相对，所述第二源极区用于所述第二晶体管；其中，所述第一晶体管和所述第二晶体管的漏极区包括定位在所述沟槽正下方的部分；其中，所述第一栅极结构、所述第一导电场板结构、所述第二导电场板结构和所述第二栅极结构在所述沟槽中定位在所述第一阱区与所述第二阱区之间的侧向线中，其中，介电质定位在所述沟槽中且在所述侧向线中使所述第一导电场板结构与所述第二导电场板结构分离。5.根据权利要求4所述的方法，其特征在于，所述沟槽形成于具有第一类型的净掺杂剂导电率的基板的区域中，其中所述区域包括具有第一浓度的所述第一类型的净掺杂剂导电率的上部区和具有第二浓度的所述第一类型的净掺杂剂导电率的下部区，所述第二浓度高于所述第一浓度，所述上部区在所述下部区正上方，所述漏极区包括定位于所述下部区中的部分。6.根据权利要求4所述的方法，其特征在于，所述第一导电场板结构沿着所述侧向线与所述第二导电场板结构侧向分离的距离大于所述第一栅极结构沿着所述侧向线与所述第一导电场板结构分离的距离和所述第二栅极结构沿着所述侧向线与所述第二导电场板结构分离的距离。7.根据权利要求4所述的方法，其特征在于，进一步包括：将所述第一栅极结构电耦合到所述第一导电场板结构，以便在操作期间在相同电位下偏压；以及将所述第二栅极结构电耦合到所述第二导电场板结构，以便在操作期间在相同电位下偏压。8.根据权利要求4所述的方法，其特征在于，进一步包括：将所述第一源极区电耦合到所述第一导电场板结构，以便在操作期间在相同电位下偏压；以及将所述第二源极区电耦合到所述第二导电场板结构，以便在操作期间在相同电位下偏压。9.根据权利要求4所述的方法，其特征在于，所述将所述沟槽中的所述场板材料层分离成第一导电场板结构和第二导电场板结构包括各向异性地蚀刻所述场板材料层以移除所述场板材料层的在所述沟槽的底部处的部分。10.根据权利要求4所述的方法，其特征在于，进一步包括：在所述基板中形成第二沟槽，所述第二沟槽侧向环绕所述沟槽；其中，所述在所述沟槽中形成场板材料层包括在所述第二沟槽中形成所述场板材料层；从所述第二沟槽中的所述场板材料层形成第三导电场板结构；在所述第二沟槽中形成第三栅极结构；将所述第三栅极结构电耦合到所述第二栅极结构，以便在操作期间在相同电位下偏压；以及将所述第三导电场板结构电耦合到所述第二导电场板，以便在操作期间在相同电位下偏压。

百度查询： 恩智浦美国有限公司 具有场板结构的晶体管沟槽结构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD