买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：中电科思仪科技(安徽)有限公司

摘要：本发明公开了一种基于FPGA的多通道耦合输出实现电路及方法，属于程控直流电源领域。该电路包括CPU系统、FPGA和数字端口；本发明以FPGA为控制核心，在FPGA设计中，包括通道1耦合处理单元、通道2耦合处理单元、通道耦合输出打开产生单元、主机耦合输出打开产生单元、通道耦合输出关闭产生单元、主机耦合输出关闭产生单元、耦合输出打开检测单元、耦合输出关闭检测单元。多通道耦合输出功能包括耦合输出打开功能和耦合输出关闭功能；具有主机耦合使能和通道耦合使能，可实现单台主机的多通道耦合输出功能，并且通过主机的数字端口，可实现多台主机的多通道耦合输出功能；在单台主机的每个通道中，可实现任意通道、任意顺序输出打开功能。

主权项：1.一种基于FPGA的多通道耦合输出实现方法，其特征在于，采用一种基于FPGA的多通道耦合输出实现电路，所述多通道耦合输出电路设置于主机内，包括CPU系统、FPGA和数字端口；所述CPU系统，被配置为用于向FPGA发送设置参数；所述FPGA，被配置为用于接收CPU系统发送的设置参数，同时用于实现多通道耦合输出；所述数字端口，被配置为用于实现多台主机之间的多通道耦合输出，包括耦合输出打开引脚和耦合输出关闭引脚；所述耦合输出打开引脚，用于实现多台主机的多通道耦合输出打开功能，所述耦合输出关闭引脚，用于实现多台主机的多通道耦合输出关闭功能；该方法以FPGA为控制核心，实现单台主机或多台主机的多通道耦合输出功能；实现单台主机的多通道耦合输出打开功能包括以下步骤：S1、执行初始化操作：复位主机耦合输出打开信号frame_couple_on、通道耦合输出打开信号ch_couple_on、通道1耦合输出打开信号ch1_couple_on、通道2耦合输出打开信号ch2_couple_on、通道1设定输出打开信号ch1_set_on、通道2设定输出打开信号ch2_set_on、主机耦合使能信号frame_couple_en、通道1耦合使能信号ch1_couple_en、通道2耦合使能信号ch2_couple_en、通道1耦合输出使能信号ch1_couple_outp_en、通道2耦合输出使能信号ch2_couple_outp_en；S2、根据CPU系统发送给FPGA的设置参数，设置主机耦合使能信号frame_couple_en、通道1耦合使能信号ch1_couple_en、通道2耦合使能信号ch2_couple_en；S3、根据CPU系统发送给FPGA的设置参数，设置主机通用输出打开延迟时间frame_on_delay；S4、对通道耦合输出打开信号ch_couple_on和耦合输出打开检测信号detect_couple_on，执行“或”操作，产生主机耦合输出打开信号frame_couple_on；由于在单台主机多通道耦合输出情况下，由数字端口耦合输出打开检测单元产生的耦合输出打开检测信号detect_couple_on始终无效，相当于将通道耦合输出打开信号ch_couple_on直接赋值给主机耦合输出打开信号frame_couple_on，且通道耦合输出打开信号ch_couple_on在初始化操作时设置为无效；S5、同时执行通道1耦合输出打开处理操作和通道2耦合输出打开处理操作；S6、对通道1耦合输出打开信号ch1_couple_on和通道2耦合输出打开信号ch2_couple_on执行“或”操作，产生通道耦合输出打开信号ch_couple_on，返回执行S4；在所述S5中，包括以下子步骤：S5.1、根据CPU系统发送给FPGA的设置参数，设置通道1输出打开延迟时间ch1_on_delay和通道2输出打开延迟时间ch2_on_delay；S5.2、同时执行通道1和通道2的设定输出打开检测操作和主机耦合输出打开检测操作；S5.3、执行主机通用输出打开延迟时间frame_on_delay操作；S5.4、执行通道1输出打开延迟时间ch1_on_delay操作和通道2输出打开延迟时间ch2_on_delay操作；S5.5、通道1输出打开延迟时间ch1_on_delay操作完成后，由通道1耦合处理单元产生通道1输出打开信号ch1_outp_on，由FPGA实现对程控直流电源通道1的输出打开操作；通道2输出打开延迟时间ch2_on_delay操作完成后，由通道2耦合处理单元产生通道2输出打开信号ch2_outp_on，由FPGA实现对程控直流电源通道2的输出打开操作；S5.6、对主机耦合使能信号frame_couple_en和通道1耦合使能信号ch1_couple_en执行“或”操作，对主机耦合使能信号frame_couple_en和通道2耦合使能信号ch2_couple_en执行“或”操作，产生通道1耦合输出使能信号ch1_couple_outp_en和通道2耦合输出使能信号ch2_couple_outp_en；S5.7、检测通道1耦合输出使能信号ch1_couple_outp_en；若检测到通道1耦合输出使能信号ch1_couple_outp_en有效，则执行S5.8；若检测到通道1耦合输出使能信号ch1_couple_outp_en无效，则执行S6；检测通道2耦合输出使能信号ch2_couple_outp_en；若检测到通道2耦合输出使能信号ch2_couple_outp_en有效，则执行S5.8；若检测到通道2耦合输出使能信号ch2_couple_outp_en无效，则执行S6；S5.8、由通道1耦合处理单元产生通道1耦合输出打开信号ch1_couple_on，由通道2耦合处理单元产生通道2耦合输出打开信号ch2_couple_on，转至执行S6；在所述S5.2中，所述执行通道1和通道2的设定输出打开检测操作，包括以下子步骤：S5.2.1.1、根据CPU系统发送给FPGA的设置参数，设置通道1设定输出打开信号ch1_set_on和通道2设定输出打开信号ch2_set_on；S5.2.1.2、检测通道1设定输出打开信号ch1_set_on和通道2设定输出打开信号ch2_set_on是否有效；若检测到通道1设定输出打开信号ch1_set_on有效，则执行S5.2.1.3；若检测到通道1设定输出打开信号ch1_set_on无效，则执行S5.2；若检测到通道2设定输出打开信号ch2_set_on有效，则执行S5.2.1.3；若检测到通道2设定输出打开信号ch2_set_on无效，则执行S5.2；S5.2.1.3、检测主机耦合使能信号frame_couple_en；若检测到主机耦合使能信号frame_couple_en有效，则执行S5.3；或检测到主机耦合使能信号frame_couple_en无效，则执行S5.4；所述执行通道1和通道2的主机耦合输出打开检测操作，包括以下子步骤：S5.2.2.1、检测主机耦合输出打开信号frame_couple_on；若检测到主机耦合输出打开信号frame_couple_on有效，则执行S5.2.2.2；若检测到主机耦合输出打开信号frame_couple_on无效，则返回执行S5.2；S5.2.2.2、检测主机耦合使能信号frame_couple_en；若检测到主机耦合使能信号frame_couple_en有效，则执行S5.2.2.3；或检测到主机耦合使能信号frame_couple_en无效，则返回执行S5.2；S5.2.2.3、检测通道1耦合使能信号ch1_couple_en和通道2耦合使能信号ch2_couple_en；若检测到通道1耦合使能信号ch1_couple_en有效，则执行S5.3；若检测到通道1耦合使能信号ch1_couple_en无效，则返回执行步骤5.2；若检测到通道2耦合使能信号ch2_couple_en有效，则执行S5.3；若检测到通道2耦合使能信号ch2_couple_en无效，则返回执行步骤5.2。

全文数据：

权利要求：

百度查询： 中电科思仪科技(安徽)有限公司 一种基于FPGA的多通道耦合输出实现电路及方法