买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：上海大学

摘要：本发明提供一种插值滤波方法和插值滤波装置，该方案在获取到滤波器的输入并行路数、抽头系数和差值倍数后，基于获取到的数据计算滤波器的输出数据并行路数、每组并行多路输出信号所需的输入数据个数以及获取所输入数据所需的时间周期，然后再计算每路所述输入数据与所述滤波器的抽头系数的乘积，最后再基于预设规则由乘积结果中选择目标乘积结果进行累加输出，能够有效降低滤波器的延时时间。

主权项：1.一种插值滤波方法，其特征在于，应用于滤波器中，方法包括：获取滤波器的输入并行路数；获取所述滤波器的抽头系数；获取所述滤波器的差值倍数；基于所述输入并行路数、差值倍数计算滤波器的输出数据并行路数；基于所述输出数据并行路数、差值倍数以及滤波器的阶数计算得到每组并行多路输出信号所需的输入数据个数以及获取所输入数据所需的时间周期；计算每路所述输入数据与所述滤波器的抽头系数的乘积；由乘积结果中选择目标乘积结果进行累加输出；其中，所述基于所述输入并行路数、差值倍数计算滤波器的输出数据并行路数，包括：基于公式M＝L*T计算得到滤波器的输出数据并行路数M，其中，所述L为输入并行路数，所述T为差值倍数；基于所述输出数据并行路数、差值倍数以及滤波器的阶数计算得到每组并行多路输出信号所需的输入数据个数以及获取所输入数据所需的时间周期包括：基于公式R＝ceil[N+MT]计算得到每组并行多路输出信号所需的输入数据个数R，其中，所述N为滤波器的阶数，所述ceil[]表示向上取整；基于公式K＝ceil[N+MT*L]计算得到输入数据所需的时间周期K；其中，所述由乘积结果中选择目标乘积结果进行累加并输出，包括：新建K-1个中间值寄存器组和1个输出值寄存器组，所述中间值寄存器组和输出值寄存器组的初始赋值都为0，所述中间值寄存器组和所述输出值寄存器组均包括M个寄存器，分别对应M路插值滤波后输出数据的中间值和输出值，记中间值寄存器组和输出值寄存器组分别为part_e[f]和y[f]，其中e表示第e个中间值寄存器组，e∈[1，K-1]，且e∈自然数；f表示第f路输出数据的中间值和输出值,f∈[0，M-1]，且f∈自然数；其中，第1个中间值寄存器组的值等于其对应的目标乘积结果的累加和；第2至第K-1个中间值寄存器组的值等于前一个中间值寄存器组的值加上各自对应的目标乘积结果的累加和；输出值寄存器组的值等于第K-1个中间值寄存器组的值加上其对应的目标乘积结果的累加和。

全文数据：

权利要求：

百度查询： 上海大学 一种插值滤波方法和插值滤波装置