买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：西安电子科技大学杭州研究院

摘要：本发明提供了基于高位码预赋值的低功耗低时延高精度模数转换器，涉及混合信号集成电路技术领域，包括采样网络、差分DAC电容阵列、比较器、预赋值判别模块和SAR逻辑模块，预赋值判别模块用于根据N‑M位预设码值，输出逻辑电平；SAR逻辑模块用于存储预设码值并在逻辑电平为高逻辑电平时，将M位预设高位码值作为当前周期的M位高位码值，将第一目标码值作为除当前周期的M位高位码值外的码值，输出第一N位码值。将上一周期的N‑M位预设码值输出的逻辑电平，作为进行预赋值的依据，SAR逻辑模块在逻辑电平为高逻辑电平时，用上一周期的M位预设高位码值作为当前周期的M位高位码值，缩减转换时钟周期数，实现转换的低时延和高能效。

主权项：1.一种基于高位码预赋值的低功耗低时延高精度模数转换器，其特征在于，所述基于高位码预赋值的低功耗低时延高精度模数转换器，包括采样网络、差分DAC电容阵列、比较器、预赋值判别模块和SAR逻辑模块；所述采样网络，用于采集输入信号，并将所述输入信号保持在所述差分DAC电容阵列上；所述差分DAC电容阵列，用于当所述输入信号保持在所述差分DAC电容阵列上时，根据预设电容底极板信号确定预设顶极板电压，所述预设电容底极板信号为所述SAR逻辑模块根据预设控制信号所转换的信号；所述比较器，分别与所述采样网络、所述差分DAC电容阵列相连接，用于根据所述预设顶极板电压，确定预设周期的比较器输出端电平对应的预设码值；所述SAR逻辑模块，分别与所述比较器、所述差分DAC电容阵列相连接，用于存储并输出所述预设码值，所述预设码值为N位预设码值，所述N位预设码值包括M位预设高位码值和N-M位预设码值；所述预赋值判别模块，与所述SAR逻辑模块相连接，用于根据所述N-M位预设码值，输出逻辑电平；所述SAR逻辑模块，还用于存储所述预设码值，并在所述逻辑电平为高逻辑电平时，将所述M位预设高位码值作为当前周期的M位高位码值，将第一目标码值作为除所述当前周期的M位高位码值外的码值，以输出第一N位码值，所述预设周期为所述当前周期的上一周期，所述第一目标码值为所述比较器根据所述差分DAC电容阵列中除高M位电容外的电容对应的当前第一顶极板电压，所确定的当前周期的比较器输出端电平对应的目标码值，所述当前第一顶极板电压为当所述输入信号保持在所述差分DAC电容阵列上时，所述差分DAC电容阵列根据当前第一电容底极板信号确定的电压。

全文数据：

权利要求：

百度查询： 西安电子科技大学杭州研究院 基于高位码预赋值的低功耗低时延高精度模数转换器