买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：东南大学

摘要：本发明公开了一种基于SRAM存内计算宏单元的通用顶层测试电路系统及方法，属于集成电路领域，通过顶层测试电路系统进行调度，将测试数据指令存储于宏单元输入数据指令存储单元中，通过读出宏单元输入数据指令存储单元指令将对应的测试数据指令读出并送入待测的存内计算宏单元中进行控制，计算出相应的测试结果，通过输出数据选择单元对测试结果的部分结果进行选择输出，并基于测试结果及预设结果进行比对，判断待测宏单元的功能是否正确。本发明指令集与各个硬件模块之间的操作相互解耦，通用性高，通过硬件架构与指令集的协同优化，降低了顶层测试电路系统的设计时间、测试成本与人工参与，提升了基于SRAM存内计算宏单元的测试效率。

主权项：1.一种基于SRAM存内计算宏单元的通用顶层测试电路系统，其特征在于，包括：PLL电路、指令译码单元、输入数据移位单元、宏单元输入数据指令存储单元、权重自更新控制单元、待测存内计算宏单元阵列、输出数据存储单元和输出数据选择单元；所述PLL电路的输入与所述顶层测试电路对应的时钟输入信号引脚相连，输出多个不同频率的时钟通过输入时钟选择器后与所述指令译码单元、所述输入数据移位单元、所述宏单元输入数据指令存储单元、所述待测存内计算宏单元阵列、所述输出数据存储单元和所述输出数据选择单元相连；所述指令译码单元的输入与所述顶层测试电路对应的输入引脚相连，将输入数据信号送入所述顶层测试电路内部，用于通过指令对应操作码将SIMD指令进行译码，得到所述输入数据移位单元、所述宏单元输入数据指令存储单元、所述待测存内计算宏单元阵列、所述权重自更新控制单元、所述输出数据存储单元和所述输出数据选择单元的控制信号；所述输入数据移位单元的输入与所述指令译码单元的输出相连，输出与所述宏单元输入数据指令存储单元的输入相连，用于在接收到暂停装载宏单元输入数据指令存储单元指令时，对所述指令译码单元译码后得到的输入数据和存内计算宏单元控制指令进行移位，以使得输入数据和指令并行存入宏单元输入数据指令存储单元；所述宏单元输入数据指令存储单元的输出与所述待测存内计算宏单元阵列中的译码逻辑单元相连；所述权重自更新控制单元的输入与所述宏单元输入数据指令存储单元的输出相连，输出与所述待测存内计算宏单元的输入相连，用于在顶层测试电路收到权重自更新指令时，接收所述指令译码单元译码得到的控制信号，根据控制信号对所选择的所述待测存内计算宏单元按照对应的权重更新模式，自起始地址到结束地址进行权重的自动更新；所述待测存内计算宏单元阵列中包括多个译码逻辑单元和多个待测存内计算宏单元，所述译码逻辑单元接受到来自所述宏单元输入数据指令存储单元或所述权重自更新控制单元的数据指令，根据所述指令译码单元译码得到的宏单元选择信号，对所述待测存内计算宏单元阵列的其中之一进行选择，通过所述宏单元输入数据指令存储单元读出得到的数据及指令控制信号，或所述权重自更新控制单元输出的数据及指令控制信号，对被选择的所述待测存内计算宏单元进行控制；所述输出数据存储单元的输入与所述待测存内计算宏单元阵列的输出相连，输出与所述输出数据选择单元的输入相连，用于存储对应的待测存内计算宏单元计算所得到的测试输出结果；所述输出数据选择单元的输出与所述顶层测试电路的输出引脚相连，用于在所述顶层测试电路收到读出输出数据存储单元指令时，接收所述指令译码单元译码得到的控制信号，按照对应所述输出数据存储单元的地址将锁存的测试输出结果进行读出，并将测试输出结果通过并行转串行的操作进行输出。

全文数据：

权利要求：

百度查询： 东南大学 基于SRAM存内计算宏单元的通用顶层测试电路系统及方法