买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：电子科技大学

摘要：本发明公开了一种基于FPGA的示波功率分析仪同步采集系统，对于数据采集模块采集得到的功率数据分为两路，一路由基频测量模块进行基波频率测量，另一路由数据缓存模块同步缓存至DDR模块，基波频率测量完毕后，小数抽点系数运算模块根据测得的基波频率计算小数抽点系数，数据读取模块从DDR模块中读取缓存数据，小数抽点模块根据小数抽点系数对读取的数据进行小数抽点，然后经数据输出模块输出至上位机。本发明更加适应于对变频信号的采集，能够提高同步采样的精度，从而提高示波功率分析仪的整体测量、分析精度。

主权项：1.一种基于FPGA的示波功率分析仪同步采集系统，其特征在于，包括数据采集模块、数据接收模块、数字比较模块、基频测量模块、数据缓存模块、DDR模块、小数抽点系数运算模块、数据读取模块、小数抽点模块、数据输出模块和上位机，其中数据接收模块、数字比较模块、基频测量模块、数据缓存模块、小数抽点系数运算模块、数据读取模块、小数抽点模块、数据输出模块在FPGA中实现；数据采集模块用于对待分析信号进行采集得到功率数据；数据采集模块包含β张功率采集板卡，其中每张数据采集卡包含γ个模拟通道，每个模拟通道采用分辨率为δ的ADC进行模数转换，且每个模拟通道的ADC工作在同频同相的固定频率Fs下；数据采集模块中每个功率采集板卡将γ个模拟通道采集的功率数据依次经过校准、滤波、跨时钟域处理后传输至数据接收模块；数据接收模块包含β个接收端口，用于接收对应功率采集板卡的γ个模拟通道功率数据，在接收完成后数据接收模块对β*γ个模拟通道功率数据进行跨时钟域处理后分为两路进行输出：一路将β*γ个模拟通道功率数据datai传输至数字比较模块，i＝1,2,…,β*γ；另一路根据实际情况将β*γ个模拟通道功率数据datai中需要同步处理的数据划分为同一个系统，将数据以系统的形式绑定得到K个系统数据DATAk并输出到数据缓存模块，k＝1,2,…,K，K的值根据实际需要确定；数字比较模块用于根据上位机发送的比较电平将β*γ个模拟通道功率数据datai转换为方波信号，其中每个系统的比较电平相同，从而得到与输入信号同频同相的β*γ个方波信号CARD_CNVi，i＝1,2,…,β*γ，并将β*γ个方波信号CARD_CNVi传输至基频测量模块；基频测量模块用于采用测周法在标准频率f0下对接收到的β*γ个方波信号CARD_CNVi进行基波频率测量；基频测量模块存在两种工作模式：普通测频模式和同步测频模式，其中普通测频模式为默认工作模式，在普通测频模式下基频测量模块采用测周法对各个方波信号CARD_CNVi进行不间断测频，根据上位机设置的固定周期数Cyc_num，将连续Cyc_num个周期的测频结果进行平均作为这Cyc_num个周期的基波频率，每当测频完成一次后，将测频结果反馈至上位机，并将测频完成信号freq_done信号拉高一个时钟周期，然后进入下一轮测量；当基频测量模块检测到上位机的同步测频使能信号和测频完成信号freq_done均为高时转入同步测频模式，对方波信号CARD_CNVi进行同步测频，同步测频的具体方法如下：基频测量模块采用测周法对方波信号CARD_CNVi的一个周期进行测量得到基波频率根据预先设置的基波频率与一帧波形的缓存周期数的映射关系确定基波频率对应的缓存周期数cyccache,i，令测频周期数cycfre,i＝cyccache,i-Δ，Δ是用于将测频过程和缓存过程同步的延时周期数，根据实际情况设置；然后基频测量模块采用测周法对方波信号CARD_CNVi后续cycfre,i-1个周期进行测量得到基波频率，将cycfre,i个周期测得的基波频率进行平均，得到本轮数据缓存时的基波频率f1,i；每当测频完成一次后，将基波频率f1,i发送至小数抽点系数运算模块和上位机，并将对应通道的测频完成信号freq_donei信号拉高一个时钟周期，然后进入下一轮测量；数据缓存模块包括K个数据缓存单元，每个数据缓存单元用于在检测到同步测频使能信号和对应系统中代表通道的测频完成信号均为高时，将对应系统中各个模拟通道功率数据datai缓存至DDR模块，其中各个系统数据中的代表通道根据实际需要选择；DDR模块用于对K个系统数据进行缓存；小数抽点系数运算模块用于根据接收到的各个模拟通道功率数据datai的基波频率f1,i计算对应的小数抽点系数Ni，具体方法为：计算定频模式下一个周期的采样点数Ni,1： 记从上位机接收的一个周期的固定采样点数为N2，采用如下公式计算得到抽点系数Ni： 计算完成后拉高对应模拟通道的小数抽点系数运算完成标志信号，将采样点数Ni,1发送给小数抽点模块，并将每个系统中代表通道的小数抽点系数作为该系统的小数抽点系数Nk发送给数据读取模块；数据读取模块包括用于K个数据读取单元，每个数据读取单元在检测到小数抽点系数运算完成标志信号拉高后，根据接收到的对应系统的小数抽点系数Nk对同步测频模式下该系统中各个通道缓存在DDR模块中的一帧波形数据进行打包读取，并将读取的数据依次经跨时钟域转换和位宽还原后发送给小数抽点模块；打包读取的具体方法如下：对于第k个系统，采用如下公式计算该系统在同步一帧波形需要缓存的数据点数Zk：Zk＝N2*Nk*Mk其中，Mk表示第k个系统中模拟通道数量；采用如下公式计算其突发传输大小burst_lengthk： 其中，max_burst表示DDR模块和数据读取模块之间的突发传输数据量上限，signal_widthk表示第k个系统中所有模拟通道的总数据位宽；采用如下公式计算得到按突发传输大小burst_lengthk的传输次数Ak： 其中，表示向下取整；采用如下公式计算剩余数据点数Ck：Ck＝Zk-Ak*burst_lengthk第k个数据读取单元在对第k个系统的缓存数据进行数据读取时，先按照突发传输大小burst_lengthk的方式从DDR模块进行Ak次数据读取，然后再按照突发传输大小为1的方式进行从DDR模块进行Ck次数据传输，完成一帧波形数据读取；小数抽点模块根据从小数抽点运算模块接收到的采样点数Ni,1和从上位机接收的固定采样点数N2对从数据读取模块接收到的各个模拟通道功率数据datai进行小数抽点，将抽点后的数据datai′发送给数据输出模块，小数抽点的具体方法如下：1初始化计数器的初始值CNT＝N2；将抽点后数据有效信号VALID置为低；2当模拟通道功率数据datai的数据有效信号为高时，判断是否CNT＞Ni,1，如果是，进入步骤3，否则进入步骤4；3令CNT＝CNT+N2-Ni,1，同时将抽点后数据有效信号VALID置为高；4令CNT＝CNT+N2，同时将抽点后数据有效信号VALID置为低；5判断抽取数据点数是否达到N2，如果未达到，则返回步骤2，否则结束抽点；数据输出模块用于将接收到的小数抽点后的数据datai′输出至上位机模块；上位机用于对其他模块进行参数设置和控制，包括设置数字比较模块中各个系统的比较电平，基频测量模块中普通测频模式下的固定测频周期数Cyc_num，和同步测频模式下基波频率与测频周期数的映射关系；小数抽点系数运算模块、数据读取模块和小数抽点模块中的固定采样点数N2；根据用户指令设置同步测频使能信号，控制基频测量模块的工作模式；接收其他模块上传的数据并进行后续分析处理，包括基频测量模块测得的信号基波频率和数据输出模块上传的小数抽点后的数据datai′。

全文数据：

权利要求：

百度查询： 电子科技大学 基于FPGA的示波功率分析仪同步采集系统