申请/专利权人:上海宝信软件股份有限公司
申请日:2023-01-05
公开(公告)日:2024-07-05
公开(公告)号:CN118295951A
主分类号:G06F13/42
分类号:G06F13/42
优先权:
专利状态码:在审-实质审查的生效
法律状态:2024.07.23#实质审查的生效;2024.07.05#公开
摘要:本发明提供了一种基于ARM的背板总线电路装置,包括:CPU单元、PCIESWITCH单元、SPI总线单元、MLVDS接口单元;CPU单元与高速背板模块通过PCIESWITCH单元实现数据交互;CPU单元与低速背板模块通过SPI总线单元实现数据交互;PCIESWITCH单元、SPI总线单元通过MLVDS接口单元分别连接高速背板模块、低速背板模块。本发明采用电路分层结构,高速背板模块采用PCIE通讯技术,低速背板模块采用SPI通讯技术,解决背板中线数据传输量和时延等问题。本发明通过提高系统冗余性,解决背板模块大数据量、时延低的要求。
主权项:1.一种基于ARM的背板总线电路装置,其特征在于,包括:CPU单元、PCIESWITCH单元、SPI总线单元、MLVDS接口单元;CPU单元与高速背板模块通过PCIESWITCH单元实现数据交互;CPU单元与低速背板模块通过SPI总线单元实现数据交互;其中,PCIESWITCH单元、SPI总线单元通过MLVDS接口单元分别连接高速背板模块、低速背板模块。
全文数据:
权利要求:
百度查询: 上海宝信软件股份有限公司 基于ARM的背板总线电路装置
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。