买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：电子科技大学

摘要：本发明公开了一种基于FPGA的实时可重构通用忆阻器仿真方法，将忆阻器数学模型通过m项多项式进行非线性拟合，其中m与输入信号的幅度和频率及拟合精度有关，这样通过更新多项式的阶次、多项式系数和采样间隔即可简单快速地适配指定的忆阻器模型。在此基础上，基于FPGA进行忆阻器实时仿真：在计算出系统状态变量、忆导值或忆阻值的基础上计算出输出信号，然后，对输入信号、输出信号进行归一化处理、DAC输入处理以及DAC数模转换，得到对应的模拟信号，最后送入数字示波器以清晰显示忆阻器的捏滞迟滞回线。本发明通过改变多项式系数即可实时可重构忆阻器，并且可以仿真高工作频率的忆阻器，同时，采用数字电路进行重构仿真，实验精度得到了提高。

主权项：1.一种基于FPGA的实时可重构通用忆阻器仿真方法，其特征在于，包括以下步骤：1、建立忆阻器的数学模型fh[n]，判断其是否是关于系统状态变量h[n]的多项式，如果不是，进入步骤2；如果是，则确定数学模型fh[n]关于系统状态变量h[n]的阶次m，并进入步骤5；2、根据输入信号的零直流分量交流信号的幅度和频率，分别确定最大幅度amax和最小频率ωmin，并进一步确定系统状态变量h[n]的取值区间： 3、在系统状态变量h[n]的取值区间内，采用麦克劳林公式对数学模型即忆导值或忆阻值fh[n]进行关于系统状态变量h[n]的m阶多项式拟合，得到拟合函数ghn，并计算最大拟合相对误差εM： 设ε0为可接受的最大拟合相对误差，则多项式阶数m的取值应满足εM≤ε0；4、根据麦克劳林公式确定m+1个多项式系数ki,i＝0,1,2,...,m；5、计算归一化系数α1： 其中，Rch为当前设置的模拟通道的量程，且模拟通道的量程需要满足约束条件α1≤1，同时α1的取值范围为α1∈[-1,1]；6、将hn＝amaxωmin代入： 得到fh[n]的最大值fmaxh[n]；再将fh[n]＝fmaxh[n]和xn＝α1代入：y[n]＝fh[n]·x[n]得到模型输出y[n]的最大值ymax；其中，输入信号x[n]为ADC量化得到的有符号的数据；7、基于FPGA进行忆阻器实时仿真即在FPGA中进行以下运算：7.1、对于输入信号x[n]，首先使用FPGA内部的定点数转浮点数IP核将其转换为单精度浮点数据f_x[n]，其中的取值范围为f_x[n]∈[-1,1]，然后计算系统状态变量h[n]即n时刻的磁通量或电荷量： 其中，Ts为时间间隔，f_x[j]为输入信号的j个采样点，h[0]为系统状态变量的初始值；7.2、计算忆导值或忆阻值fh[n]： 7.3、将单精度浮点数据f_x[n]同时送入FIFO中进行延时处理，使得FIFO读端口的数据即延时数据f_dly_x[n]与忆导值或忆阻值fh[n]在时间上对齐，并计算输出信号y[n]：y[n]＝fh[n]·f_dly_x[n]其中，输入信号x[n]为电压信号或电流信号，输出信号y[n]为电流信号或电压信号；7.4、在FPGA中，利用一个除法器IP核，将输出信号y[n]除以最大值ymax，得到输出信号div2[n]： 对延时数据f_dly_x[n]进行延时处理，使得延时后的数据f_dly1_x[n]与div2[n]在时间是对齐的；7.5、在FPGA中，利用两个乘法器，将数据f_dly1_x[n]、div2[n]均与相乘，得到输出： 其中，Ndac是用于模拟波形输出DAC的分辨率，且DAC能够输出双极性波形；7.6、在FPGA中，利用DAC将输出信号Multi1和Multi2转换为对应的模拟信号x′t、y′t；8、将模拟信号x′t、y′t输入到数字示波器中进行李沙育图形显示，显示忆阻器的捏滞迟滞回线。

全文数据：

权利要求：

百度查询： 电子科技大学 一种基于FPGA和DAC的实时可重构通用忆阻器仿真方法