申请/专利权人：沐曦集成电路(上海)有限公司

申请日：2024-04-16

公开（公告）日：2024-07-05

公开（公告）号：CN118051448B

主分类号：G06F12/0802

分类号：G06F12/0802;G06F3/06

优先权：

专利状态码：有效-授权

法律状态：2024.07.05#授权;2024.06.04#实质审查的生效;2024.05.17#公开

摘要：本申请涉及电数字数据处理技术领域，特别是涉及一种访问存储器的方法。该方法包括：获取目标芯片列表chip，chip中n个目标芯片共用一个存储器，存储器包括1个接口，每一chip通过所述接口与存储器通信；如果chip中存在2个以上的目标芯片拟同时读取存储器中目标地址的指令，则遍历chip，如果每一chipj的缓存中均不存在所述目标地址的指令，则使第一目标芯片从存储器中读取目标地址的指令，并将读取的目标地址的指令存储在第一目标芯片的缓存中；使每一第二目标芯片在预设时间段后从第一目标芯片的缓存中获取所述目标地址的指令。本发明减少了存储器的数量，进而减少了存储器占用的空间。

主权项：1.一种访问存储器的方法，其特征在于，所述方法包括以下步骤：S100，获取目标芯片列表chip，chip=chip1,chip2,…,chipj,…,chipn，chipj为目标GPU外挂的第j个目标芯片，j的取值范围为1到n，n为目标GPU外挂的目标芯片的数量，n≥2，chip中n个目标芯片共用一个存储器，所述存储器的若干地址中存储有指令；所述存储器包括1个接口，每一chipj通过所述接口与存储器通信；所述存储器为静态随机存取存储器或只读存储器，所述目标芯片为riscv芯片，riscv芯片用于将CPU向GPU下发的任务转化为操作指令后发送给GPU；所述存储器存储有固件指令FirmWare，FirmWare用于负责完成对CPU向GPU下发的任务进行解析，并产生指令用来和GPU进行通信；chipj能够从存储器中读取指令，并对指令进行解析后得到由GPU执行的操作指令；S200，如果chip中存在2个以上的目标芯片拟同时读取所述存储器中目标地址的指令，则进入S300；所述目标地址为所述若干地址中的某一地址；S300，遍历chip，如果每一chipj的缓存中均不存在所述目标地址的指令，则进入S400；S400，使第一目标芯片从所述存储器中读取所述目标地址的指令，并将读取的目标地址的指令存储在所述第一目标芯片的缓存中；所述第一目标芯片为拟同时读取所述存储器中目标地址的指令的目标芯片中的某一目标芯片；S500，使每一第二目标芯片在预设时间段后从所述第一目标芯片的缓存中获取所述目标地址的指令；所述第二目标芯片为拟同时读取所述存储器中目标地址的指令的目标芯片中除第一目标芯片之外的其他目标芯片。

全文数据：

权利要求：

百度查询： 沐曦集成电路(上海)有限公司 一种访问存储器的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD