申请/专利权人：上海精密计量测试研究所

申请日：2021-12-10

公开（公告）日：2024-07-02

公开（公告）号：CN114966252B

主分类号：G01R31/00

分类号：G01R31/00

优先权：

专利状态码：有效-授权

法律状态：2024.07.02#授权;2022.09.16#实质审查的生效;2022.08.30#公开

摘要：本发明提供了一种数字信号处理电路辐照测试系统，所述数字信号处理电路辐照测试系统包括FPGA母板电路、DSP子板电路、上位机和电源模块，所述数字信号处理电路辐照测试系统置于辐照室中进行辐照测试；所述上位机通过网口与FPGA母板电路连接，上位机通过控制FPGA母板电路来控制DSP子板电路的偏置状态；所述电源模块对FPGA母板电路和DSP子板电路进行供电，所述电源模块采用TPS54310芯片，输入电压为5V，输出电压在0.9V‑3.3V之间调节。本发明通过字母板的设计方案，可以同时对两块DSP进行配置，提高了辐射实验的效率，并且能够进行动态偏置和静态偏置两种偏置实验。

主权项：1.一种数字信号处理电路辐照测试系统，其特征在于，所述数字信号处理电路辐照测试系统包括FPGA母板电路、DSP子板电路、上位机和电源模块，所述数字信号处理电路辐照测试系统置于辐照室中进行辐照测试；所述上位机通过网口与FPGA母板电路连接，上位机通过控制FPGA母板电路来控制DSP子板电路的偏置状态；所述电源模块对FPGA母板电路和DSP子板电路进行供电，所述电源模块采用TPS54310芯片，输入电压为5V，输出电压在0.9V-3.3V之间调节；所述DSP子板电路包括DSP芯片、连接器、复位电路、JTAG接口、Flash以及时钟电路；所述DSP子板电路通过连接器与FPGA母板电路连接；所述复位电路与DSP子板电源连接，用于监控DSP子板电源电压；Flash与DSP芯片连接，用于存储DSP芯片的初始化程序；DSP子板电路通过JTAG接口与上位机连接，通过上位机将DSP芯片的初始化程序烧写到Flash中；所述时钟电路与DSP芯片的时钟信号输入端连接，用于产生DSP芯片工作需要的时钟频率；所述DSP子板电源包括DSP内核电源和DSPIO电源，所述DSP内核电源为1.8V，所述DSPIO电源为3.3V，在DSP内核电源和DSPIO电源之间串联二极管，其中二极管阳极接DSPIO电源，阴极接内核电源，通过二极管在正向导通时产生的管压降保证DSP内核电源的上电时间不晚于DSPIO电源；所述数字信号处理电路辐照测试系统应用于静态偏置总剂量测试方法，所述静态偏置总剂量测试方法具体包括以下步骤：步骤S11，上位机启动，FPGA母板电路上电，与上位机相连接；步骤S12，FPGA母板电路进行初始化：将编写好的代码通过烧写到FPGA母板电路中，FPGA母板电路对DSP子板电路的模式进行配置；步骤S13，DSP子板电路上电，并进行初始化，将编写好的程序烧写在DSP子板电路的Flash中，DSP上电从Flash中读取程序进行工作，对DSP进行配置；步骤S14，DSP子板电路进入PD3模式：DSP配置结束后锁定DSP的静态偏置状态，DSP进入PD3模式，DSP的PLL的输入时钟停止产生时钟信号，所有寄存器和内部RAM的内容被保留，DSP所有的功能IO冻结为最后的状态；步骤S15，配置DSP输入管脚：DSP子板电路进入PD3状态后，其内核电路的状态、输出及三态管脚的状态被锁定，上位机发送指令，使FPGA按照要求，对DSP输入信号的管脚进行静态偏置，并将FPGA连接器中未用的管脚设置为高阻态；步骤S16，进行辐照测试：DSP的静态偏置状态完成之后，将数字信号处理电路辐照测试系统放入辐照室中进行辐照测试，其中除DSP芯片之外的所有器件均使用铅砖进行遮挡；步骤S17，上位机实时记录DSP芯片的实时状态和电流电压值，测试过程中对DSP的IO电源和内核电源进行实时监测，将电流电压值通过上位机进行显示，并绘制成曲线。

全文数据：

权利要求：

百度查询： 上海精密计量测试研究所 一种数字信号处理电路辐照测试系统和辐照测试方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD