买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网恭喜桂林电子科技大学申请的专利一种快速响应无输出电容的三环数字LDO电路获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN116719377B 。

龙图腾网通过国家知识产权局官网在2025-06-03发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202310380367.X，技术领域涉及：G05F1/56；该发明授权一种快速响应无输出电容的三环数字LDO电路是由段吉海;周光祥;李冀;韦保林;徐卫林;韦雪明;岳宏卫设计研发完成，并于2023-04-11向国家知识产权局提交的专利申请。

本一种快速响应无输出电容的三环数字LDO电路在说明书摘要公布了：本发明公开一种快速响应无输出电容的三环数字LDO电路，由1个动态比较器、2个控制模块、2个二选一选择器模块、1个延时模块、1个20位双向移位寄存器、1个进退位模块、2个或门、1个16位双向移位寄存器和3组MOS管阵列构成。本发明采用的是两个同步循环和一个异步循环的三环结构，通过三个循环控制三组MOS管阵列，对数字LDO的输出OUT进行调节，并且去除了输出电容，减小了纹波和总体的功耗、提高了电路的瞬态响应以及节省了芯片的面积。

本发明授权一种快速响应无输出电容的三环数字LDO电路在权利要求书中公布了：1.一种快速响应无输出电容的三环数字LDO电路，其特征是，由1个动态比较器、2个控制模块、2个二选一选择器模块、1个延时模块、1个20位双向移位寄存器、1个进退位模块、2个或门、1个16位双向移位寄存器和3组MOS管阵列构成；动态比较器的2个输入端分别接参考电压Vref和数字LDO电路的输出端，其使能控制端接总时钟信号CLK；第一控制模块的3个输入端分别接第一参考电压Vref1、第二参考电压Vref2和数字LDO的输出端，其使能控制端接总时钟信号CLK；第二控制模块的7个输入端分别接第三参考电压Vref3、第四参考电压Vref4、第五参考电压Vref5、第六参考电压Vref6、第七参考电压Vref7、第八参考电压Vref8和数字LDO的输出端；延时模块的输入端接总时钟信号CLK，延时模块的输出端接第一二选一选择器的第二输入端和第二二选一选择器的第一输入端；第一二选一选择器的第一输入端和第二二选一选择器的第二输入端接地；第一二选一选择器和第二二选一选择器的使能控制端接第一控制模块的输出端；20位双向移位寄存器的4个输入端分别接动态比较器的输出端、第二控制器的输出端、第一二选一选择器的输出端和第二或门的输出端；进退位模块的2个输入端分别接第一二选一选择器的输出端和20位双向移位寄存器的输出端；进退位模块的2个输出端分别接第一或门的2个输入端；第一或门的输出端和第二二选一选择器的输出端分别接第二或门的2个输入端；16位双向移位寄存器的3个输入端分别接第二二选一选择器的输出端、动态比较器的输出端和第一或门的输出端；3组MOS管阵列分别为L组MOS管阵列、M组MOS管阵列和S组MOS管阵列；L组MOS管阵列包括6个尺寸相同的MOS管，M组MOS管阵列包括16个尺寸相同的MOS管，S组MOS管阵列包括20个尺寸相同的MOS管；L组MOS管阵列的MOS管的尺寸大于M组MOS管阵列的MOS管的尺寸，M组MOS管阵列的MOS管的尺寸大于S组MOS管阵列的MOS管的尺寸；L组MOS管阵列的所有MOS管的栅极同时与第二控制模块的输出端连接，M组MOS管阵列的所有MOS管的栅极同时与16位双向移位寄存器的输出端连接，S组MOS管阵列的所有MOS管的栅极同时与20位双向移位寄存器的输出端连接；L组MOS管阵列的所有MOS管的源极、M组MOS管阵列的所有MOS管的源极和S组MOS管阵列的所有MOS管的源极接电源电压；L组MOS管阵列的所有MOS管的漏极、M组MOS管阵列的所有MOS管的漏极和S组MOS管阵列的所有MOS管的漏极形成数字LDO电路的输出端。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人桂林电子科技大学，其通讯地址为：541004 广西壮族自治区桂林市七星区金鸡路1号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。