Document
拖动滑块完成拼图
首页 专利交易 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

一种具有沟道阈值调制层与N-I-P耐压区的氮化镓垂直JFET器件 

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

摘要:本发明公开一种具有沟道阈值调制层与N‑I‑P耐压区的氮化镓垂直JFET器件及其制备方法,该器件自下而上依次包括:N++GaN衬底;N‑GaN漂移区;位于N‑GaN漂移区表面的第一I型绝缘区、第二I型绝缘区和NGaN漂移区;分别位于第一I型绝缘区、NGaN漂移区、第二I型绝缘区表面的第一重掺杂P型区、沟道区和第二重掺杂P型区;分别位于第一重掺杂P型区、沟道区和第二重掺杂P型区表面的第一栅极、源极和第二栅极;位于第一栅极与源极、第二栅极与源极之间的钝化层;位于N++GaN衬底另一表面的漏极。由于重掺杂P型区、I型绝缘区、N‑GaN漂移区与N++GaN衬底构成N‑I‑P耐压区,提高了器件的耐击穿电压,在沟道区内引入N型超低掺杂的沟道阈值调制层,也使阈值电压得到提升。

主权项:1.一种具有沟道阈值调制层与N-I-P耐压区的氮化镓垂直JFET器件,其特征在于,包括:N++GaN衬底;位于所述N++GaN衬底一侧表面的N-GaN漂移区;位于所述N-GaN漂移区远离N++GaN衬底一侧表面的第一I型绝缘区、第二I型绝缘区和NGaN漂移区,所述第一I型绝缘区与所述第二I型绝缘区分别位于N-GaN漂移区的两侧;分别位于所述第一I型绝缘区、所述NGaN漂移区、所述第二I型绝缘区远离N++GaN衬底一侧表面的第一重掺杂P型区、沟道区和第二重掺杂P型区;所述沟道区包括N型超低掺杂的沟道阈值调制层,所述沟道阈值与所述NGaN接触;分别位于所述第一重掺杂P型区、所述沟道区和所述第二重掺杂P型区远离N++GaN衬底一侧表面的第一栅极、源极和第二栅极;位于所述第一栅极与源极以及第二栅极与源极之间的钝化层;位于所述N++GaN衬底远离N-GaN漂移区一侧表面的漏极。

全文数据:

权利要求:

百度查询: 西安电子科技大学 一种具有沟道阈值调制层与N-I-P耐压区的氮化镓垂直JFET器件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。