首页 专利交易 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

一种基于FPGA的多路视频信号缓存控制方法及系统 

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

申请/专利权人:中国船舶重工集团公司第七0九研究所

摘要:本发明提供了一种基于FPGA的多路视频信号缓存控制方法及系统,属于视频信号处理领域,方法包括:将多组视频源进行数据重组生成多组输入数据包并记数;对输入数据包进行优先级划分且对输入数据包编码;若输入数据包的数据缓存量达到迸发量,启动DDR写请求信号;转换成AXI4Stream总线格式进行DDR写操作;设置FIFO_OUT输出优先级;若FIFO_OUT数据缓存量小于等于两倍迸发带宽的输出数据包,启动读请求信号,结合读完成信号,读取输出数据包解码后写入对应FIFO_OUT,输出视频数据;本发明有效实现多路视频信号的缓存控制,同时简化了视频信号转换成AXI4Stream的时序控制。

主权项:1.一种基于FPGA的多路视频信号缓存控制方法,其特征在于,包括以下步骤:(1)根据输入视频源分辨率,将多组视频源的视频位宽转化为AXI4Stream最小传输数据包数据位宽2k位进行多组数据重组生成多组输入数据包,并对每一数据包中的数据进行记数;(2)对多组输入数据包进行优先级划分后,将多组输入数据包通过多组FIFO_IN单独缓存;(3)当FIFO_IN中输入数据包的数据缓存量达到AXI4Stream迸发量时启动DDR的写请求信号;同时对本次迸发的输入数据包与对应视频源进行编码;(4)将编码后的输入数据包、写请求信号和有效写地址转换成AXI4Stream总线格式进行DDR写操作,完成对多组视频源的缓存;(5)通过多组FIFO_OUT对多组视频源缓存输出,设置FIFO_OUT输出优先级,并对多组FIFO缓存数据量单独计数;(6)当任意一组FIFO_OUT数据缓存量小于等于两倍AXI4Stream总线迸发带宽的输出数据包时,启动DDR的读请求信号,结合Rd_last指令,依次从DDR读取输出数据包数据并解码后写入对应FIFO_OUT,输出视频位宽2k位的视频数据;(7)从视频位宽2k位的视频数据中读出有效视频信息并显示,实现多路视频信号缓存控制;其中,k为正整数;所述输入数据包的位宽为2的指数次方倍。

全文数据:

权利要求:

百度查询: 中国船舶重工集团公司第七0九研究所 一种基于FPGA的多路视频信号缓存控制方法及系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。