买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：中科亿海微电子科技(苏州)有限公司

摘要：FPGACNN加速器并行度最优解的获得方法及系统，能够高效地排除冗余的并行度方案，压缩超过99％的搜索空间，删减无效的计算分支，成功将计算所需时长从106小时量级减少到10秒内。方法包括：数据粗筛；数据精筛；输出数据筛选后的单层并行度组合集合Ti；从第1层到第5层的嵌套循环遍历过程中，实时计算并更新跨层组合方案已经使用的DSP和BRAM个数；若计算到某一层，资源使用已经超标，则直接跳过后续所有内层循环，将该分支的跨层组合方案全部裁剪；实时更新已遍历的跨层组合中最优的max{#cyclei}结果maxCycle；在后续循环过程中，如果当前层的#cycle大于maxCycle，意味着该组合分支无法进一步优化maxCycle，停止往内层继续遍历，将该分支对应的跨层组合方案全部裁剪。

主权项：1.FPGACNN加速器并行度最优解的获得系统，其特征在于：其包括：输入模块，其配置来输入CNN网络结构参数和FPGA片上可用资源数；构建模块，其配置来构建问题模型：为确定加速器的最优并行度配置参数Parain,Paraout,Paraseg，提出一种最优并行度搜索算法，其设计目标为：在取值区间内以最细粒度遍历所有可行的并行度组合方案，筛选出计算资源利用率最高的并行度配置参数；约束模块，其配置来列举算法约束约束1.为保证资源分配的合理性，#DSPi与片上可用DSP总量#DSPtotal之比，等于卷积层计算量#OPi占网络总计算量#OPtotal的百分比；约束2.全流水加速器的吞吐率受限于最大#cyclei，为提高吞吐率，减小max{#cyclei}，#cyclei是单层所需周期数；约束3.∑#DSPi不超过片上可用DSP资源总数#DSPtotal；约束4.∑#BRAMi不超过片上可用存储资源总数#BRAMtotal；遍历模块，其配置来以最小粒度遍历元组Parain,Paraout,ROWout，确定α，β约束下的并行度集合Si；Parain是输入并行度，Paraout是输出并行度，ROWout表示ROWin行输入特征图片段经过卷积后得到的输出特征图片段的行数，α为计算周期浮动因子，β为DSP分配浮动因子；#DSPi是单层资源使用量，#BRAMi为单层存储资源使用量；数据粗筛模块，其配置来执行排序和局部数据清洗；数据精筛模块，其配置来执行排序和全局数据清洗；输出模块，其配置来输出数据筛选后的单层并行度组合集合Ti；搜索剪枝模块，其配置来从第1层到第5层的嵌套循环遍历过程中，实时计算并更新跨层组合方案已经使用的DSP和BRAM个数；若计算到某一层，资源使用已经超标，则直接跳过后续所有内层循环，将分支的跨层组合方案全部裁剪；实时更新已遍历的跨层组合中最优的max{#cyclei}结果maxCycle；在后续循环过程中，如果当前层的#cycle大于maxCycle，意味着分支无法进一步优化maxCycle，停止往内层继续遍历，将分支对应的跨层组合方案全部裁剪；所述数据粗筛模块中，排序为：对单层Si集合中的元素，第一轮迭代以#cyclei、#DSPi、#BRAMi优先级递减的顺序，将数据按照升序排列；第二轮迭代以#DSPi、#cyclei、#BRAMi优先级递减的顺序升序排列；第三轮迭代则是以#BRAMi、#cyclei、#DSPi优先级递减的顺序升序排列；所述数据粗筛模块中，局部数据清洗为：对于集合Si中的元素σj和σk，j≠k，若σj的#cycle、#DSP和#BRAM均不大于σk的相应指标，定义偏序关系KO：元素σk完败，被KO元素σj，元素σj完胜，KO元素σk；对于每轮排序完毕的单层数据，进行一次局部数据清洗，流式压缩遍历，比较相邻元素并剔除完败的；数据每经过一轮局部清洗，有序集合都满足如下条件：任意相邻的两个元素不存在KO偏序关系；所述数据精筛模块中，单层集合Si经过数据粗筛压缩后，得到的有序集合记为S’i，将其重新以#cyclei、#DSPi、#BRAMi优先级递减的顺序按照升序排列，并进行全局数据清洗：遍历S’i，若某元素σj完败排在其前面的某个元素σk，kj，则将σj从集合S’i中删除；数据经过一轮全局清洗后，集合S’i进一步压缩为Ti，有序集合Ti满足如下条件：集合中任意两个元素不存在KO偏序关系。

全文数据：

权利要求：

百度查询： 中科亿海微电子科技(苏州)有限公司 FPGA CNN加速器并行度最优解的获得方法及系统