首页 专利交易 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

一种高速推挽输出电路 

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

申请/专利权人:上海芯炽科技集团有限公司

摘要:本发明公开一种高速推挽输出电路,属于集成电路领域,包括输入级、输入缓冲级反馈单元、输出级反馈单元和输出级;本发明利用负反馈思路,改进了推挽单元输出级,和输入缓冲级的电路设计;在满足原本的规格的基础上,抑制了输出电压跳变的起点和终点瞬间变化速度,从而减少了跳变内的瞬间峰值电流变化,使整体的电流消耗平均化,改善了由于封装中连接线电感的和电容模型的影响造成的自身输出波形的过冲和下溢表现,整体反馈思路改进架构简单直接,适用性广,能够根据不同的应用场景负载和封装模型,对应调整反馈和抑制比例,快速适配,得到整体平滑输出的表现。

主权项:1.一种高速推挽输出电路,其特征在于,包括输入级、输入缓冲级反馈单元、输出级反馈单元和输出级;所述输入缓冲级反馈单元由两个相位相反的反馈信号控制,在输入电压Vin发生上升或者下降跳变过程中,所述输入缓冲级反馈单元中串联支路的上拉和下拉的电流发生改变,使输出级看到的波形,在跳变起点和终点附近的变化速度减缓,平均整个跳变过程中的瞬间电流;所述输出级反馈单元直接由输出级的输出构成负反馈信号控制,输出发生跳变过程中,直接负反馈控制输出级的减少瞬时电流,增加输出变化的导通时间,平均化整体电流;所述输出级在跳变起点和终点过程分摊和减缓原本输出的瞬时电流,在阈值翻转点区域,保持同样的驱动能力,保证整体延迟速度的基础上,减少瞬间电流的峰值,并平均化,最终抑制输出的过冲和下溢表现;所述输入级包括PMOS管M0、PMOS管M1、NMOS管M2、PMOS管M3、NMOS管M4;PMOS管M0的源端接电压Vdd,栅端接地,漏端接PMOS管M1的源端,PMOS管M1的漏端接NMOS管M2的漏端,NMOS管M2的源端接公共地Vss;PMOS管M3的源端接电压Vdd,漏端接NMOS管M4的漏端,NMOS管M4的源端接公共地Vss;PMOS管M1的栅端、NMOS管M2的栅端、PMOS管M3的栅端、NMOS管M4的栅端互联,并且均连接输入电压Vin;所述输入缓冲级反馈单元包括NMOS管MN2、MN3、MN4、MN5、M10、M12,PMOS管MP2、MP3、MP4、MP5、M9、M11;PMOS管M9的源端和PMOS管MP2的源端均接电压Vdd,PMOS管M9的漏端接NMOS管MN5的漏端,PMOS管MP2的栅端接NMOS管MN5的栅端,PMOS管MP2的漏端接PMOS管MP3的源端,PMOS管MP3的漏端同时接NMOS管MN4的漏端和NMOS管MN5的漏端,NMOS管MN4的源端接NMOS管MN5的源端;NMOS管MN5的源端和NMOS管MN4的源端共同接NMOS管M10的漏端,NMOS管M10的栅端接输入电压Vin,源端接公共地Vss;PMOS管M11的源端接电压Vdd,栅端接输入电压Vin,漏端同时接PMOS管MP5的源端和PMOS管MP4的源端,PMOS管MP5的栅端接NMOS管MN5的栅端,并且均连接到输出信号Vout,PMOS管MP5的漏端接NMOS管M12的漏端,NMOS管M12的栅端接输入电压Vin,源端接公共地Vss;PMOS管MP4的漏端接NMOS管MN3的漏端,NMOS管MN3的源端接NMOS管MN2的漏端,NMOS管MN2的源端接公共地Vss;NMOS管MN2的栅极连接PMOS管MP2的栅极并且均连接到输出信号Vout;PMOS管MP3的栅端、NMOS管MN4的栅端、PMOS管MP4的栅端、NMOS管MN3的栅端互联;所述输出级反馈单元包括PMOS管MP1、M5、NMOS管MN1、M6;PMOS管MP1的源端接电压Vdd,漏端接PMOS管M5的源端,PMOS管M5的漏端接NMOS管M6的漏端,NMOS管M6的源端接NMOS管MN1的漏端,NMOS管MN1的源端接公共地Vss;PMOS管MP1的栅端和NMOS管MN1的栅端互联,并均连接到输出信号Vout;PMOS管M5的栅端接PMOS管M1的漏端,NMOS管M6的栅端接NMOS管M4的漏端;所述输出级包括PMOS管M7、NMOS管M8、PMOS管M13、NMOS管M14;PMOS管M7的源端接电压Vdd,漏端接NMOS管M8的漏端,NMOS管M8的源端接公共地Vss;PMOS管M13的源端接公共地Vdd,漏端接NMOS管M14的漏端,NMOS管M14的源端接公共地Vss;PMOS管M7的栅端接PMOS管M5的栅端,NMOS管M8的栅端接NMOS管M6的使能端,PMOS管M13的栅端接NMOS管MN5的漏端,NMOS管M14的栅端接PMOS管MP5的漏端;PMOS管M5漏端和NMOS管M6漏端的互连点、PMOS管M7漏端和NMOS管M8漏端的互连点、PMOS管M13漏端和NMOS管M14漏端的互连点,三者连接在一起作为输出信号Vout;所述高速推挽输出电路还包括一个反相器,该反相器的输入端接在PMOS管M13的漏端和NMOS管M14的漏端之间,输出端同时接PMOS管MP3的栅端、NMOS管MN4的栅端、PMOS管MP4的栅端、NMOS管MN3的栅端。

全文数据:

权利要求:

百度查询: 上海芯炽科技集团有限公司 一种高速推挽输出电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。