买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：德克萨斯仪器股份有限公司

摘要：本申请公开信号边沿位置编码，一种电路100包括串行器模块110，该串行器模块110包括输入级120，该输入级120对输入信号140进行采样以在给定时间帧中捕获针对每个输入信号140的边沿位置。边沿编码器124将针对输入信号140的边沿位置编码到分组帧中，以指定针对输入信号140的边沿位置在给定时间帧中发生的位置。发送器130从边沿解码器124接收分组帧，并将分组帧转换到串行数据流150中。发送器130经由串行数据流150传送针对输入信号140的边沿位置。

主权项：1.一种用于信号边沿位置编码的电路，所述电路包含：串行器模块，包括：输入级，其具有输入级输入和输入级输出，所述输入级被配置为在所述输入级输入处对输入信号进行采样，并在时间帧中捕获针对所述输入信号的边沿位置，并在所述输入级输出处提供所述边沿位置；边沿编码器，其具有编码器输入和编码器输出，所述编码器输入耦合到所述输入级输出，并且所述边沿编码器被配置为在所述编码器输出处将所述边沿位置编码到分组帧中，所述分组帧指定所述边沿位置在所述时间帧中发生的位置；以及发送器，其具有发送器输入和发送器输出，所述发送器输入耦合到所述编码器输出，并且所述发送器被配置为在所述发送器输入处接收所述分组帧，并将所述分组帧转换到串行数据流中，并经由所述串行数据流在所述发送器输出处传送所述边沿位置；以及解串器模块，包括：接收器，其具有接收器输入和接收器输出，所述接收器输入耦合到所述发送器输出，并且所述接收器被配置为在所述接收器输入处接收所述串行数据流，并在所述接收器输出处提供所述分组帧；缓冲器；输出级，其具有输出级输入和输出级输出，所述输出级输入耦合到所述接收器输出，所述输出级输出耦合到所述缓冲器，并且所述输出级被配置为在所述输出级输入处接收所述分组帧并将所述分组帧写入所述缓冲器；以及边沿解码器，其具有解码器输入和解码器输出，所述解码器输入耦合到所述缓冲器，所述解码器输出适于耦合到电动机功率模块或电动机控制器模块，并且所述边沿解码器被配置为关于所述时间帧从所述缓冲器中的所述分组帧解码所述边沿位置，并在所述解码器输出处生成输出信号以与所述电动机功率模块或所述电动机控制器模块传送控制信息。

全文数据：信号边沿位置编码技术领域本发明一般涉及电路，并且更具体地涉及在串行数据流中对信号边沿位置进行编码。背景技术电动机控制器是以某种预定方式控制电动机性能的设备、电路或系统。例如，在三相交流AC电动机中，电动机的单个的相绕组被控制和被定时，使得一个相被激活，因为另一个相被停用，以便使电动机正确旋转。电动机控制器通常耦合到电动机功率模块以驱动电动机的各个相。在一些示例中，电动机控制器模块经由隔离电路例如，隔离的栅极驱动器与电动机功率模块电隔离，隔离电路耦合相应的控制器和功率模块。在三相电动机系统包括电动机的每个相的高侧和低侧驱动器的示例中，如果每个驱动器之间需要完全隔离，则将提供六个隔离电路以将每个驱动器彼此隔离并与公共电路路径诸如地隔离。为了制造相应的控制器和功率模块接口，单独地隔离驱动器电路和相关的控制信号以控制和监视电动机会产生更高的成本。发明内容在一个示例中，一种电路包括：串行器模块，该串行器模块包括：输入级，该输入级对输入信号进行采样以在给定时间帧中捕获针对输入信号的边沿位置。边沿编码器将针对输入信号的边沿位置编码到分组帧中，以指定针对输入信号的边沿位置在给定时间帧中发生的位置。发送器从边沿解码器接收分组帧，并将分组帧转换到串行数据流中。发送器经由串行数据流传送针对输入信号的边沿位置。在另一示例中，一种电路包括：解串器模块，该解串器模块包括：从发送器接收串行数据流的接收器。串行数据流包括：至少一个分组帧，以指定针对在给定时间帧中来自发送器的输入信号的相应的边沿位置。输出级将来自接收器的一个或更多个分组帧写入缓冲器。边沿解码器关于给定时间帧从缓冲器中的一个或更多个分组帧解码相应的边沿位置，以生成并行输出信号，以与电动机功率模块或电动机控制器模块传送控制信息。在又一示例中，一种方法包括对输入信号进行采样以确定对应于给定时间帧中的输入信号的转变的相应的边沿位置。该方法包括：将针对采样的输入信号的相应的边沿位置编码到至少一个分组帧中，以指定针对采样的输入信号的相应的边沿位置在给定时间帧中出现的位置。该方法包括将相应的极性编码到一个或更多个分组帧中以指定相应的边沿位置处的信号转变的方向。该方法包括：将一个或更多个分组帧转换到串行数据流中，该串行数据流经由串行数据流传送针对采样的输入信号的相应的边沿位置和相应的极性。附图说明图1说明了在串行数据流中对信号边沿位置进行编码的示例电路。图2说明了在串行数据流中对信号边沿位置进行编码以用于经由分组帧传送定时和或控制信息的示例电路。图3说明了在串行数据流中对信号边沿位置进行编码以用于传送定时和或控制信息的示例输入级和边沿编码器。图4说明了作为串行数据流发送的时间格式化分组帧的示例。图5说明了对串行数据流中的信号边沿位置进行解码以用于传送定时和或控制信息的示例输出级和边沿解码器。图6说明了对串行数据流中的信号边沿位置进行解码以用于传送定时和或控制信息的替代示例输出级和边沿解码器。图7说明了将控制器和功率信号转换为串行信号的示例系统。图8说明了用于在控制器模块和驱动功率模块之间传送信号的串行器-解串器SER-DES模块的示例。【图9说明了在控制器模块和电动机驱动模块之间传送串行信号的示例方法。具体实施方式本说明书涉及在串行数据流中对信号边沿位置进行编码以用于传送定时和控制信息的电路。并行信号可以经由电路一端处的输入级进行分组并串行化为串行数据流，并且经由另一端处的输出级解串行化为并行信号，以减少电动机控制器模块和电动机驱动功率模块之间的隔离电路。该电路包括：串行器模块，该串行器模块包括输入级、边沿编码器和发送器。输入级对输入信号例如，来自电动机控制器或电动机功率模块的并行输出信号进行采样，以在给定时间帧中捕获针对每个输入信号的边沿位置。例如，可以随时间推移对一个或更多个脉冲宽度调制PWM信号进行采样，以捕获在给定的一组采样内发生边沿转变例如，上升沿或下降沿的位置。边沿转变发生的位置定义边沿位置。边沿编码器将针对每个输入信号的边沿位置编码到分组帧中，该分组帧指定针对每个相应输入信号的边沿位置在给定时间帧中发生的位置。例如，代替提供给定信号的所有采样信号信息，边沿编码器对发生转变的位置进行编码并发送该位置，这节省了必须被发送的串行流中的若干位。在编码之后，发送器从边沿编码器接收分组帧并将分组帧转换到串行数据流中。发送器经由串行数据流传送针对每个输入信号的边沿位置和极性。解串器模块可以接收串行数据流，并且包括：接收器、输出级和边沿解码器。接收器从发送器接收串行数据流，并且输出级将在串行数据流中接收的分组帧存储在缓冲器中。边沿解码器针对每个输入信号关于给定时间帧从分组帧解码边沿位置，以生成并行输出信号，以与电动机功率模块或电动机控制器模块传送控制和定时信息。例如，如果给定信号被采样并被捕获为具有七位的采样信号“0001111”，则边沿位置被编码为“100”，表示边沿发生在第四位的位置，因此串行数据流中传送的带宽从7位减少到3位节省了4位用于其他数据的。此外，信号边沿的极性也可以在分组帧中传送例如，边沿是从高转变为低还是从低转变为高。这种类型的编码减少了在串行数据流中发送的位的数量，同时提高了串行信道的传送性能。除了边沿位置的有效编码和解码之外，通过编码和解码与同一分组帧内的多个信号有关的定时信息来维持信号之间的定时。关于电动机驱动示例，如果要传送PWM高信号和PWM低信号，则期望两个信号不同时有效，以便减轻电动机绕组中的电涌。为了在串行化过程期间维持这样的定时，可以同时对高侧和低侧PWM信号进行采样并在同一个分组帧中进行打包。然后可以以在解码时维持高侧信号和低侧信号之间的定时关系的方式对该分组帧进行串行化和解码。以这种方式，在串行化和解串行化过程期间维持信号之间的定时信息和同步性。串行器和解串器模块中的每个可以在电路的两端组合，以在发送器模块和接收器模块之间提供双向串行传送。具有由于在给定分组帧内编码多个信号而维持的定时，系统的每个端处的并行信号被转换成串行信号，以减轻系统中的需求，诸如多个独立的隔离电路。作为一个示例，单独的串行器解串器SER-DES模块可以分别耦合到电动机控制器模块和电动机驱动功率模块，其中相应的SER-DES模块将来自每个模块的并行信号转换到串行数据流中，该串行数据流被多路复用例如，经由时分或频分复用以维持控制器和功率模块之间的同步。如本文所使用的，术语“电路”可以包括执行电路功能的有源和或无源元件的集合，诸如模拟电路或控制电路。附加地或替代性地，例如，术语“电路”可以包括集成电路IC，其中所有和或一些电路元件被制造在公共衬底例如，半导体衬底，诸如管芯或芯片上。图1说明了在串行数据流中对信号边沿位置进行编码以在电动机驱动电路100中传送定时和控制信息的示例电路。电动机驱动电路100包括：串行器模块110，其包括：输入级120、边沿编码器124以及发送器130。输入级110对输入信号进行采样，以在给定时间帧例如，在若干个采样时钟周期内捕获针对每个输入信号140的边沿位置。如本文所使用的，术语边沿位置指的是针对输入信号140的在给定采样分组中发生边沿转变的位置。例如，如果给定输入信号140经由采样时钟在移位寄存器中被采样并被输入级120捕获为具有七位的采样信号“0100000”，则通过边沿编码器124可以将边沿位置编码为“010”，指示边沿转变发生在采样信号140的第二位的位置之间，从而节省了在串行数据流150中需要发送的四位。此外，可以在串行分组帧中对信号边沿的极性进行编码和传送。此上下文中的极性指的是信号边沿是从高转变为低下降沿还是从低转变为高上升沿。边沿编码器124将针对输入信号140的每个采样的边沿位置和极性编码到分组帧中，该分组帧指定针对每个相应数字输入信号的在给定采样中的边沿位置发生的位置以及边沿极性。发送器130从边沿解码器124接收分组帧，并将分组帧转换到串行数据流150中。发送器130经由串行数据流150传送针对每个输入信号140的边沿位置和边沿极性。在一个示例中，输入级120可以包括单独的移位寄存器，以响应于针对每个相应输入信号140的采样时钟sample_clk捕获边沿转变参见例如图3。在一些示例中，选择针对每个输入采样的采样大小，使得在串行数据流150的分组帧中指定的边沿转变包括针对每个输入采样的从高状态到低状态或者从低状态到高状态的一个输入信号转变。如上所述，边沿编码器124提供编码的分组帧，该编码的分组帧包括指定针对在分组帧内的给定时间段位置处开始的信号的边沿位置的数据和指定针对在相应的边沿位置处的信号的上升沿或下降沿的边沿极性。解串器模块160接收串行数据流150。解串器160包括：输出级170、边沿解码器174以及接收器180。接收器180经由传送链路例如，电传导的或无线的链路从发送器130接收串行数据流150。在一些示例中，链路可以在模块110和160之间提供电流的隔离。输出级170包括存储缓冲器，其用于保持从串行数据流150接收的分组帧。边沿解码器174针对每个输入信号140关于给定时间帧从存储在缓冲器中的分组帧解码边沿位置，以生成并行输出信号190以传送控制信息参见，例如图7。串行器模块110和解串器模块160中的每一个可以包括锁相环PLL参见例如图2，以同步在相应模块之间传送的串行数据流。此外，串行器模块110和解串器模块160中的每一个可以在集成电路衬底上实现。图2说明了在串行数据流中对信号边沿位置进行编码以用于经由分组帧传送定时和控制信息的示例电路200。电路200包括串行器210，该串行器210包括输入级214，用于在216处针对输入信号对边沿位置和边沿极性例如，经由边沿编码器，未示出进行编码。示出为TX有限状态机FSM的发送器220将表示编码的边沿位置的串行数据和其他数据一起发送。锁相环224控制模块定时。发送器220经由串行数据流230向在解串器模块240中示为RXFSM234的接收器进行传送。锁相环244控制解串器240的模块定时。输出级250包括边沿解码器未示出，并在260处将从串行数据流230接收的串行化信号转换为并行输出信号。在270处示出了示例分组帧并且示例分组帧包括同步序列274和表示输入信号216的编码的边沿和极性表示的单独编码字。在该分组帧示例中，示出了三个编码字1、2和3，但是在其他示例中可以传送多于或少于三个编码字。该示例中的每个编码字包括四位，其中三位指定边沿位置，一位指定边沿极性。为了维持信号之间的期望定时，本文描述的边沿编码器可以编码针对多个输入信号的多个信号边沿位置，这些输入信号由输入级同时采样，然后在输出级同时被解码。因此，在分组帧内的输入信号边沿位置之间保持定时。例如，为了提供模块之间的同步，串行器210发送同步序列274，诸如AAA十六进制一次或更多次，接着是000h。该序列274同步PLL频率同步发送和接收计数器、FSM等。在280处，模块之间的传送链路的带宽可以与采样时钟频率相关。例如，7位输入级示例会提供12位+1位PLL同步的编码字长度。同步脉冲可以周期性地更新PLL2224和或244。传送链路可以在该示例中以137*采样频率操作。图3说明了在串行数据流中对信号边沿位置进行编码以在电动机驱动电路中传送定时和控制信息的示例输入级310和边沿编码器320。输入级对如IN1至IN3所示的输入信号进行采样，以捕获给定时间帧中针对每个输入信号的边沿位置。提供单独的移位寄存器SR1至SR3以捕获每个相应的输入IN1至IN3。通过对输入级310中的移位寄存器的数量进行缩放来匹配采样的输入的数量，可以对多于或少于三个输入进行采样，而不是在该示例中示出的那样。定义每个移位寄存器中的寄存器的数量，使得来自输入的捕获的事件具有最大发生频率。因此，所述数量的移位寄存器长度和因此采样大小可以由设计指南确定，使得输入上的事件具有最大发生频率。在图3的示例中，为每个移位寄存器配置七个寄存器，以适应应用于相应的移位寄存器的先验设计信息，即给定输入信号在七个采样时钟周期内不应转变多于一次。在其他示例中可以选择其他移位寄存器长度，诸如取决于输入信号的频率和采样时钟频率。边沿编码器320将针对每个输入信号IN1至IN3的边沿位置编码到分组帧中，该分组帧指定针对每个相应输入信号的边沿位置在给定时间帧中发生的位置。在330处，说明了三个示例信号捕获。对于IN1，捕获的信号是“1110000”。对于IN2，捕获的信号是“0111111”。对于IN3，捕获的信号是“0000011”。边沿编码器320可以是分析在330处表示的已经加载到移位寄存器中的捕获的编码采样的处理器和或逻辑电路，以生成在340处的编码的版本。在该示例中，编码的版本包括针对边沿位置的3位和针对边沿极性的1位。对于输入采样IN1，边沿位置被编码为“100”，边沿极性为零，表示边沿转变是从高状态到低状态。对于输入采样IN2，边沿位置被编码为“010”，边沿极性为1，表示边沿转变是从低状态到高状态。对于输入采样IN3，边沿位置被编码为“110”，边沿极性为1，表示边沿转变是从低状态到高状态。在其他示例中可以使用其他编码方案。图4说明了在电动机驱动电路中作为串行数据流发送的时间格式化分组帧400的示例。在该示例中，三个脉冲宽度调制PWM电动机驱动信号PWM1、PWM2和PWM3中的每个通过500MHz时钟采样。这将提供大约2纳秒nsec的边沿分辨率。然而，在其他示例中，可以使用其他采样时间。一个串行信号SERIAL可以通过5007＝71.4MHz时钟采样，提供大约14nsec的边沿分辨率。对于每个信号，采用三个位来指定帧400中的边沿开始的位置。例如，位模式010会指定在帧的时隙索引2中的针对PWM1的边沿位置。位模式100会指示PWM2的边沿会在帧的时隙索引4处开始，等等。相应信道中的每个也可以经由每个信道的单个附加位指定边沿极性，其中针对经由帧的时隙索引在时间中指定的信号，“0”可以指定下降沿，“1”可以指定上升沿。因此，在具有三个PWM信道和一个串行信道的该示例中，利用10位来指定帧400内的针对每个相应信道的边沿位置，并且利用4位来指定该帧内的针对每个信道的边沿极性。作为另一示例，分组帧400可以跨隔离边界以大约1Gbps发送。可以跨两侧来开发协议例如，使用串行信道以协调和发送低比特率反馈和其他通用输入输出GPIO数据。如果在该示例中格式化并发送14位的帧，则延迟将小于约50nsec例如，约至少28nsec。当没有要发送的边沿存在时，极性位是冗余的并且可以用于异常处理，但是在没有边沿存在时可以发送全零传输以节省信道的能量并且降低功率。即使PWM信号可能约为100KHz，仍然可以存在没有位正在被发送的帧。这实现了示例性抖动jitter目标例如，+-2nsec、延迟例如50nsec以及功率效率。图5说明了示例串行器电路500，其包括：输出级510、接收器520和边沿解码器530，以解码串行数据流中的信号边沿位置，用于在电动机驱动电路中传送定时和控制信息。接收移位寄存器520响应于接收时钟信号receive_clk从串行数据流SERIALDIN捕获分组帧，以将串行数据流移位到接收移位寄存器中。输出级510包括：并行存储寄存器也称为缓冲器，用于存储由接收移位寄存器520捕获的单独输出编码。输出编码表示串行数据流的分组帧中指定的针对每个输入信号的边沿位置pos和极性edge。输出级包括：单独的比较器540、544和550，以及用于从存储缓冲器510解码每个单独的输出编码的计数器560。例如，相应的比较器将单独的输出编码中的一个与计数器560的计数器值进行比较，以从存储在并行存储寄存器中的分组帧确定边沿位置。响应于相应的比较器将计数器值与输出编码匹配，分组帧中的边沿极性位经由触发器572、574和580被时钟控制到clockedto输出级的输出。作为一个示例，比较器540-550可以实现为XOR比较器，该XOR比较器：如果计数器和相应比较器之间的输入是不同的，产生逻辑一；并且如果计数器和相应比较器之间的输入是相同的，产生逻辑零。锁相环590控制电路定时。图6说明了另一示例解串器电路600，其包括输出级610、接收器620和边沿解码器630，以解码串行数据流中的信号边沿位置，用于在电动机驱动电路中传送定时和控制信息。接收移位寄存器620响应于接收时钟信号receive_clk从串行数据流SERIALDIN捕获分组帧，以将串行数据流移位到接收移位寄存器中。输出级610还可以包括并行存储寄存器，以存储由接收移位寄存器620捕获的单独输出编码。输出编码表示在串行数据流的分组帧中指定的针对每个输入信号的边沿位置和极性如边沿1、2和3所示。边沿解码器630包括单独的解码器640、644和650以及输出移位寄存器660、664和670，以对每个单独的输出编码进行解码。相应的解码器接收单独的输出编码中的一个并生成输出位模式，该输出位模式基于存储在输出级510的并行存储寄存器中的分组帧来模拟输入级的采样的输入信号。输出位模式从相应的解码器加载到相应的输出移位寄存器中，并被时钟控制到输出级的输出。图7说明了用于转换传送电动机驱动电路的控制器和或定时信号的示例串行器-解串器SER-DES系统700。系统700包括：电动机控制器模块704，其具有示为CM_O1至CM_OM的电动机控制器输出和示为CM_I1至CM_IN的电动机控制器输入，其中N和M是正整数。电动机控制器模块704经由电动机驱动传送电路708与电动机驱动功率模块712进行传送。电动机驱动功率模块712包括示为PM_O1至PM_ON的电动机驱动功率输出和示为PM_I1至PM_IM的电动机驱动功率输入。电动机控制器模块704的示例输出包括脉冲宽度调制PWM驱动信号以驱动三相电动机的高侧和低侧驱动器以及待由功率模块ADC电路使用的时钟信号，该ADC电路将电动机反馈信息诸如在三相电动机的给定绕组中检测到的相电流数字化。来自电动机控制器模块704的输出的一个或更多个分组例如，组可以由电动机驱动传送电路708串行化和解串行化，并且由电动机驱动功率模块712接收为输入以控制三相电动机。附加地或替代性地，来自电动机驱动功率模块712的一个或更多个输出分组可以由电动机驱动传送电路708串行化和解串行化，并且由功率模块712接收为输入。来自功率模块712的示例输出可以包括：表示相电流和或电压的串行模数ADC信号，包括相故障状态和电动机功率状态的诊断信息。电动机驱动传送电路708包括：第一SER-DES模块716，其将第一SER-DES输入串行数据流FSDMRXIN转换为第一SER-DES输出信号FSDMO1至FSDMON，其进而驱动电动机控制器模块704的输入。附加地或替代性地，第一SER-DES模块716将第一SER-DES输入信号FSDMI1至FSDMIM转换为第一SER-DES输出串行数据流FSDMXMITOUT。如所示，第一SER-DES输出信号FSDMO1到FSDMON与电动机控制器输入相关联，第一SER-DES输入信号FSDMI1到FSDMIM与电动机控制器输出相关联。第二SER-DES模块720将第二SER-DES输入串行数据流SSDMRXIN转换为第二SER-DES输出信号SSDMO1至SSDMOM，其提供功率模块712的相应输入。附加地或替代性地，第二SER-DES模块720将第二SER-DES输入信号SSDMI1至SSDMIN转换为第二SER-DES输出串行数据流SSDMXMITOUT。第二SER-DES输出信号SSDMO1至SSDMOM与电动机驱动功率输入相关联，第二SER-DES输入信号SSDMI1至SSDMIN与电动机驱动功率输出相关联。SER-DES模块716和720中的每个都可以包括：配置输入CONFIG，其允许用户编程电动机控制器模块704和电动机驱动功率模块712的哪些连接被连接到相应的SER-DES模块作为输入或输出。一个或更多个串行隔离信道724和728通过第一SER-DES模块716和第二SER-DES模块720之间的电流隔离屏障730提供传送。串行隔离信道724跨电流隔离屏障730在一个方向中传送第一SER-DES输出串行数据流FSDMXMITOUT，以提供第二SER-DES输入串行数据流SSDMRXIN。串行隔离信道728跨电流隔离屏障730在另一个方向中传送第二SER-DES输出串行数据流SSDMXMITOUT，以提供第一SER-DES输入串行数据流FSDMRXIN。隔离信道724和728可以包括基本上任何类型的电路，其允许信号从电流隔离屏障730的一侧传送到另一侧，而不共享公共直流DC路径，例如地。示例隔离信道可包括电容隔离器、变压器、霍尔效应隔离器和光隔离器。在一个示例中，第一SER-DES模块716和第二SER-DES模块720以及串联隔离信道724和728可以在集成电路衬底上实现，或者在另一个示例中可以在印刷电路板衬底上实现。关于图8的示例说明和描述了相应SER-DES模块的其他示例方面。图8说明了用于减少电动机控制器模块例如，模块704和电动机驱动功率模块例如，模块712之间的隔离电路的SER-DES模块800的示例。SER-DES模块800可以连接到电动机控制器模块或电动机驱动功率模块中的任一个，用于跨图7中所示的电流屏障传送信号。例如，SER-DES模块800可以包括：处理器804和存储器808，以执行本文中所描述的相应SER-DES功能。在不使用独立的处理器和存储器的另一示例中，SER-DES模块800处理功能可以实现为状态机。SER-DES模块800包括：配置寄存器812，用于接收对SER-DES模块进行编程的配置输入CONFIG。例如，如果连接到控制器模块，CONFIG输入编程控制器模块输入和或输出的数量以从控制器模块进行连接，以及如果连接到功率模块，CONFIG输入编程功率模块输入和或输出的数量以从功率模块进行连接。配置寄存器812控制哪个控制器功率模块输出连接到输入电路816例如，用于存储数据的缓冲器以及哪个控制器功率模块输入连接到驱动模块输入的输出电路例如，驱动器。SER-DES模块800包括：输入级824，用于将从输入电路816接收的数据编码成输出串行数据流XMITSERIALOUT。发送移位寄存器828耦合到输入级824，以经由本文描述的串行隔离信道发送输出串行数据流XMITSERIALOUT。接收移位寄存器832从本文描述的隔离信道接收输入串行数据流RXSERIALIN。输出级836耦合到接收移位寄存器832以解码串行输入数据流RXSERIALIN并向输出电路820提供并行信号，该输出电路驱动相应控制器或功率模块的模块输入。输入级824对将要在输出串行数据流中传送的分组帧参见例如图3进行编码和格式化。作为一个示例，分组帧包括：数据，其指定针对在分组帧内的给定时间段处开始的信号的边沿位置，和边沿极性，其指定针对边沿位置处的信号的上升沿或下降沿。可以在一个示例中根据时分复用TDM协议或在另一个示例中根据频分复用FDM协议来格式化分组帧。可以提供锁相环PLL840以对在相应模块之间传送的串行数据流内发送的定时进行同步。PLL840从相应的控制器或功率模块接收时钟输入CLKIN，并生成时钟输出CLKOUT以驱动SER-DES模块800。鉴于上文描述的前述结构和功能特征，参考图9描述示例方法。为了简化解释，该方法被示出和描述为连续执行，但是该方法不受所说明的顺序的限制，因为该方法的一部分可以以与本文所示和所描述的顺序不同的顺序发生和或同时发生。这种方法可以由各种硬件电路和组件执行，例如，这些硬件电路和组件被配置为执行存储在存储器中并且可以由集成电路、控制器或处理器执行的机器可读指令。图9说明了在电动机驱动电路中的电动机控制器模块和电动机驱动功率模块之间传送串行信号的示例方法900。在910处，方法900包括：对输入信号进行采样，以确定对应于给定时间帧中的每个输入信号中的转变的边沿位置例如，经由图1的输入级120。在920处，方法900包括将针对输入信号的每个采样的边沿位置编码到分组帧中，该分组帧指定针对每个相应输入信号的边沿位置在给定时间帧中发生的位置例如，经由图1的边沿编码器124。在930处，方法900包括对分组帧中的极性进行编码，该分组帧指定在针对每个输入信号的边沿位置处的信号转变的方向例如，经由图1的边沿编码器124。在940处，方法900包括将每个分组帧转换到串行数据流中，该串行数据流经由串行数据流传送针对每个输入信号的边沿位置和极性例如，经由图1的发送器130。方法900还可以包括关于给定时间帧从分组帧解码边沿位置和极性，以生成并行输出信号，以与电动机功率模块或电动机控制器模块传送控制信息。在本说明书中，术语“基于”意指至少部分地基于。在所描述的实施例中可以进行修改，并且在权利要求的范围内，其他实施例也是可能的。

权利要求：1.一种电路，包含：串行器模块，包括：输入级，其用于对输入信号进行采样，以在给定时间帧中捕获针对所述输入信号的边沿位置；边沿编码器，其用于将针对所述输入信号的所述边沿位置编码到分组帧中，以指定针对所述输入信号的所述边沿位置在所述给定时间帧中发生的位置；以及发送器，其用于从所述边沿编码器接收所述分组帧，并将所述分组帧转换到串行数据流中，并经由所述串行数据流传送针对所述输入信号的所述边沿位置。2.根据权利要求1所述的电路，其中所述输入级包括移位寄存器，其用于响应于针对所述输入信号的采样时钟捕获边沿转变。3.根据权利要求2所述的驱动电路，其中所述边沿转变包括一个输入信号在所述采样时钟的给定数量的时钟转变内的从高状态转变为低状态或从低状态转变为高状态。4.根据权利要求1所述的电路，其中所述分组帧包括：用于指定针对在所述分组帧内的给定时间段处开始的信号转变的边沿位置的数据；以及用于指定针对所述边沿位置处的所述信号转变的上升沿或下降沿的边沿极性。5.根据权利要求1所述的电路，其还包括：解串器模块，其用于接收所述串行数据流，所述解串器模块包括：接收器，其用于从所述发送器接收所述串行数据流；输出级，其用于将来自所述接收器的所述分组帧写入缓冲器；以及边沿解码器，其用于针对关于所述给定时间帧的所述输入信号从所述缓冲器中的所述分组帧解码所述边沿位置，并生成输出信号以与电动机功率模块或电动机控制器模块传送控制信息。6.根据权利要求5所述的电路，其中所述接收器包括接收移位寄存器，其用于响应于接收时钟信号在所述接收器处从所述串行数据流捕获所述分组帧，以将所述串行数据流移位到所述接收移位寄存器中。7.根据权利要求6所述的电路，其中所述输出级中的所述缓冲器包括并行存储寄存器，其用于存储由所述接收移位寄存器捕获的输出编码，所述输出编码表示所述串行数据流的所述分组帧中指定的针对所述输入信号的所述边沿位置和极性。8.根据权利要求7所述的电路，其中所述边沿解码器包括比较器和计数器，所述比较器和计数器用于通过所述比较器将所述输出编码与计数器值进行比较来分析所述输出编码，以从存储在所述并行存储寄存器中的所述分组帧确定所述边沿位置，响应于所述比较器将所述计数器值与所述输出编码进行匹配，所述分组帧中的边沿极性位被时钟控制到所述输出级的输出。9.根据权利要求7所述的电路，其中所述边沿解码器包括解码器和输出移位寄存器，所述解码器和输出移位寄存器用于通过所述解码器接收所述输出编码并且生成输出位模式来解码所述输出编码，以基于存储在所述并行存储寄存器中的所述分组帧来模拟所述输入级的所述采样的输入信号，所述输出位模式从所述解码器加载到所述输出移位寄存器中，并被时钟控制到所述输出级的输出。10.根据权利要求5所述的电路，其中所述串行器模块和所述解串器模块中的每个包括锁相环即PLL以同步在相应模块之间传送的所述串行数据流。11.根据权利要求5所述的电路，其中所述边沿解码器经耦合以编码针对由所述输入级同时采样的多个输入信号的多个信号边沿位置，同时维持所述分组帧内的输入信号边沿位置之间的定时。12.一种电路，包含：解串器模块，其包括：接收器，其用于接收来自发送器的串行数据流，所述串行数据流包括至少一个分组帧，以指定在给定时间帧中的来自所述发送器的针对输入信号的相应的边沿位置；输出级，其用于将来自所述接收器的所述一个或更多个分组帧写入到缓冲器中；以及边沿解码器，其用于关于所述给定时间帧从所述缓冲器中的所述一个或更多个分组帧中解码所述相应的边沿位置，以生成并行输出信号以与电动机功率模块或电动机控制器模块传送控制信息。13.根据权利要求12所述的电路，进一步包含串行器模块，其包括：输入级，其用于对所述输入信号进行采样，以确定所述给定时间帧中的针对所述输入信号的所述相应的边沿位置；边沿编码器，其用于将所述相应的边沿位置编码到所述一个或更多个分组帧中，以指定所述相应的边沿位置在所述给定时间帧中发生的位置；以及发送器，其用于将所述一个或更多个分组帧作为所述串行数据流发送到所述解串器模块的所述接收器。14.根据权利要求13所述的电路，其中所述一个或更多个分组帧包括：用于指定针对在所述一个或更多个分组帧内的给定时间段处开始的信号转变的所述相应的边沿位置的数据；以及用于指定针对所述相应的边沿位置处的所述信号转变的上升沿或下降沿的相应的边沿极性。15.根据权利要求13所述的电路，其中所述接收器包括接收移位寄存器，其用于响应于接收时钟信号在所述接收器处捕获来自所述串行数据流的所述一个或更多个分组帧，以将所述串行数据流移位到所述接收移位寄存器。16.根据权利要求15所述的电路，其中所述输出级中的所述缓冲器包括并行存储寄存器，其用于存储由所述接收移位寄存器捕获的输出编码，所述输出编码表示所述串行数据流的所述一个或更多个分组帧中指定的针对所述输入信号的所述相应的边沿位置和相应的极性。17.根据权利要求16所述的电路，其中所述边沿解码器包括相应的比较器和计数器，所述相应的比较器和计数器用于通过每个相应的比较器将所述输出编码中的相应一个与相应的计数器值进行比较来解码所述输出编码，以从存储在所述并行存储寄存器中的所述一个或更多个分组帧确定所述相应的边沿位置中的一个，响应于所述相应的比较器将所述相应的计数器值与所述输出编码中的所述相应的一个进行匹配，所述一个或更多个分组帧中的边沿极性位被时钟控制到所述输出级中的输出。18.根据权利要求16所述的电路，其中所述边沿解码器包括相应的解码器和输出移位寄存器，所述相应的解码器和输出移位寄存器通过每个相应的解码器接收所述输出编码中的相应的一个并生成相应的输出位模式来解码所述输出编码，以基于存储在所述并行存储寄存器中的所述一个或更多个分组帧，模拟所述输入级的所述采样的输入信号，所述输出位模式从所述解码器加载到所述输出移位寄存器中并被时钟控制到所述输出级的输出。19.一种方法，包含：对输入信号进行采样以确定对应于给定时间帧中所述输入信号的转变的相应的边沿位置；将针对采样的输入信号的所述相应的边沿位置编码到至少一个分组帧中，以指定针对所述采样的输入信号的所述相应的边沿位置在所述给定时间帧中发生的位置；将相应的极性编码到所述一个或更多个分组帧中以指定在所述相应的边沿位置处的信号转变的方向；以及将所述一个或更多个分组帧转换到串行数据流中，该串行数据流经由所述串行数据流传送针对所述采样的输入信号的所述相应的边沿位置和所述相应的极性。20.根据权利要求19所述的方法，其进一步包含关于所述给定时间帧从所述一个或更多个分组帧解码所述相应的边沿位置和所述相应的极性以生成并行输出信号，以与电动机功率模块或电动机控制器模块传送控制信息。

百度查询： 德克萨斯仪器股份有限公司 信号边沿位置编码