龙图腾网&IPTOP
- 微信扫码登录
- 账号密码登录
- 短信登录/注册
买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！
申请/专利权人：西安电子科技大学
摘要：本发明公开了一种DVB‑S2标准下的LDPC并行编码器及编码方法，主要解决现有编码器资源消耗大、吞吐量低的问题。其包括编码控制模块，校验地址更新模块，编码核心模块。编码控制模块对编码的各个流程进行控制，以产生ROM读地址信号和RAM读写使能信号并输出到其余两个模块；校验地址更新模块通过输入码率和编码控制模块输出的ROM读地址信号读取对应的地址表，由该表计算产生中间值地址与标志位信号，并输入给编码核心模块；编码核心模块根据从其他两个模块接收的中间值地址和RAM读写使能信号完成对中间值变量的迭代计算，恢复校验比特，同时进行信息比特和校验比特的并行输出。本发明具有资源消耗小，吞吐量高的优点，可用于卫星通信。
主权项：1.一种DVB-S2标准下的LDPC并行编码器，包括：编码控制模块1，校验地址更新模块2，编码核心模块3，其特征在于：所述编码控制模块1，其包括编码状态单元11，ROM地址更新单元12和延时单元13，用于对编码的各个流程进行控制，以产生ROM读地址信号、RAM读写使能信号，并输出到其余两个模块；所述校验地址更新模块2，其包括地址表ROM存储单元21，地址表宽度切换单元22和地址更新单元23，用于通过输入码率和编码控制模块输出的ROM读地址信号读取对应的地址表，并由该表计算产生中间值地址与标志位信号输入给编码核心模块；所述编码核心模块3，其包括中间值变量存储计算单元31、校验比特更新单元32和编码码字输出单元33，用于根据从其他两个模块接收的中间值地址和RAM读写使能信号完成关键的中间值变量的迭代计算，恢复校验比特，同时进行信息比特和校验比特的并行输出。
全文数据：
权利要求：
百度查询： 西安电子科技大学 DVB-S2标准下的LDPC并行编码器结构及编码方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号