申请/专利权人：长沙惠科光电有限公司;惠科股份有限公司

申请日：2022-05-26

公开（公告）日：2024-06-28

公开（公告）号：CN115083362B

主分类号：G09G3/36

分类号：G09G3/36

优先权：

专利状态码：有效-授权

法律状态：2024.06.28#授权;2022.10.11#实质审查的生效;2022.09.20#公开

摘要：本申请公开了液晶像素电路及其驱动方法、阵列基板，其中，液晶像素电路包括多个以矩阵方式排列的像素单元，每一像素单元耦接相应的栅极线、数据线、第一公共电极线和第二公共电极线，栅极线提供扫描信号，数据线提供数据信号，第一公共电极提供阵列基板公共电压信号，第二公共电极线提供彩膜基板公共电压信号，每一像素单元包括：第一薄膜晶体管；存储电容；第二薄膜晶体管；第三薄膜晶体管；其中，第二薄膜晶体管和第三薄膜晶体管为开关特性相反的薄膜晶体管。通过上述电路，补偿像素电极的馈通电压，改善LCD产品显示画质。

主权项：1.一种阵列基板，其特征在于，包括多个矩阵排列的像素单元，每一所述像素单元包括相互垂直的数据线和栅极线，以及与所述栅极线平行的第一公共电极线和第二公共电极线，每一所述像素单元还包括：一像素电极；第一薄膜晶体管，所述第一薄膜晶体管的栅极与所述栅极线连接，源极与所述数据线连接，漏极与所述像素电极连接；具体地，所述第一薄膜晶体管包括：第一栅极，设置于基板的表面，且连接所述栅极线；栅极绝缘层，覆盖于所述第一栅极的表面；第一半导体层，设置于所述栅极绝缘层远离所述第一栅极的表面，且与所述第一栅极相对设置；第一源极，连接所述数据线，设置于所述第一半导体层的一侧，且通过所述栅极绝缘层与所述第一栅极间隔设置；第一漏极，设置于所述第一半导体层的另一侧，且与所述像素电极连接，所述第一漏极与所述第一栅极通过所述栅极绝缘层间隔设置，且与所述第一源极分别位于所述第一栅极的两端；互连电极，与所述像素电极相对设置；第二薄膜晶体管，所述第二薄膜晶体管的栅极与所述栅极线连接，源极和漏极中的一个与所述第一公共电极线连接，另一个与所述互连电极连接；具体地，所述第二薄膜晶体管包括：第二栅极，设置于所述基板的表面，且连接所述栅极线；所述第一公共电极线，设置于所述基板的表面，与所述栅极线平行且间隔设置；栅极绝缘层，覆盖于所述第二栅极和所述第一公共电极线的表面；第二半导体层，设置于所述栅极绝缘层远离所述第二栅极的表面，且与所述第二栅极相对设置；第二源极，设置于所述第二半导体层的一侧，且通过过孔与所述第一公共电极线连接，所述第二源极与所述第二栅极通过所述栅极绝缘层间隔设置；第二漏极，设置于所述第二半导体层的另一侧，且与所述互连电极连接，所述第二漏极与所述第二栅极通过所述栅极绝缘层间隔设置，且与所述第二源极分别位于所述第二栅极的两端；第三薄膜晶体管，所述第三薄膜晶体管的栅极与所述栅极线连接，源极和漏极中的一个与所述第二公共电极线连接，另一个与所述互连电极连接；具体地，所述第三薄膜晶体管包括：第三栅极，设置于所述基板的表面，且连接所述栅极线；所述第二公共电极线，设置于所述基板的表面，与所述栅极线平行且间隔设置；栅极绝缘层，覆盖于所述第三栅极和所述第二公共电极线的表面；第三半导体层，设置于所述栅极绝缘层远离所述第三栅极的表面，且与所述第三栅极相对设置；第三源极，设置于所述第三半导体层的一侧，且通过过孔与所述第二公共电极线连接，所述第三源极与所述第三栅极通过所述栅极绝缘层间隔设置；第三漏极，设置于所述第三半导体层的另一侧，且与所述互连电极连接，所述第三漏极与所述第三栅极通过所述栅极绝缘层间隔设置，且与所述第三源极分别位于所述第三栅极的两端；其中，所述第一栅极、所述第二栅极以及所述第三栅极均为所述栅极线的一部分，以使所述第一薄膜晶体管、所述第二薄膜晶体管以及所述第三薄膜晶体管设置于所述栅极线上的不同位置；所述互连电极与所述数据线同层设置。

全文数据：

权利要求：

百度查询： 长沙惠科光电有限公司;惠科股份有限公司 液晶像素电路及其驱动方法、阵列基板

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD