买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网恭喜西安电子科技大学申请的专利用于迟滞电流控制产生随输入输出变化的迟滞窗口的电路获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN116156699B 。

龙图腾网通过国家知识产权局官网在2025-06-20发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202310076718.8，技术领域涉及：H05B45/30；该发明授权用于迟滞电流控制产生随输入输出变化的迟滞窗口的电路是由张艺蒙;陈泽华;张玉明;汤晓燕;宋庆文;孙乐嘉设计研发完成，并于2023-01-16向国家知识产权局提交的专利申请。

本用于迟滞电流控制产生随输入输出变化的迟滞窗口的电路在说明书摘要公布了：本发明提供了一种用于迟滞电流控制产生随输入输出变化的迟滞窗口的电路，包括输入输出信号处理电路与迟滞窗口生成电路，用于稳定LED驱动的开关频率。迟滞窗口电路在输入输出电压变化时，产生一个与输入输出成函数关系的迟滞窗口，使得开关频率固定不变，减小了EMI设计的成本。本发明还可以把频率设定在需要的频率以解决与其他模块之间的串扰，可广泛应用在迟滞电流控制的LED驱动中，提高了驱动器的可靠性，具有广泛的应用场景。另外本发明利用共栅输入的运放使得能采样输入电压范围在7V‑40V，输出电压在5V‑15V，大大降低了输入输出采样的复杂度和信号进行乘除关系处理的复杂度，且提高了宽输入输出范围的采样精度。

本发明授权用于迟滞电流控制产生随输入输出变化的迟滞窗口的电路在权利要求书中公布了：1.一种用于迟滞电流控制产生随输入输出变化的迟滞窗口的电路，其特征在于，包括：输入输出信号处理电路与迟滞窗口生成电路；输出输出信号处理电路的输出连接所述迟滞窗口生成电路的输入； 所述输入输出信号处理电路用于产生带有与输入输出成函数关系的电流； 所述迟滞窗口电路用于将带有与输入输出成函数关系的电流，转换成与输入输出成函数关系的电压； 所述输入输出信号处理电路包括：第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14、第十五MOS管M15、第十六MOS管M16、第十七MOS管M17、第十八MOS管M18、第十九MOS管M19、第二十MOS管M20、第二十一MOS管M21、第二十二MOS管M22、第二十三MOS管M23、第二十四MOS管M24、第一BJTQ1、第二BJTQ2、第三BJTQ3、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9以及第十电阻R10； 其中，所述第一电阻R1的第一端接第一MOS管M1的源端和第七MOS管M7的源端，第二端接输入电压VIN；第二电阻R2的第一端接第二MOS管M2的源端，第二端接驱动器的输出电压VOUT；第三电阻R3的第一端接第三MOS管M3的源端和第八MOS管M8的源端，第二端接对驱动器的输出电压采样得到的电压VOUT；第四电阻R4的第一端接第四MOS管M4的源端，第二端接第七电阻R7与第八电阻R8之间；第五电阻R5的第一端接第五MOS管M5的源端和第九MOS管M9的源端，第二端接输入电压VIN；第六电阻R6的第一端接第六MOS管M6的源端，第二端接第九电阻R9与第十电阻R10之间；第一MOS管M1的栅端和漏端短接；第三MOS管M3的栅端和漏端短接；第五MOS管M5的栅端和漏端短接；第十MOS管M10的漏端接第一MOS管M1的漏端，源端接第十九MOS管M19的漏端，栅端接电源电压VDD；第十MOS管M10漏端接第一MOS管M1的漏端，源端接第十九MOS管M19漏端，栅端接电源电压VDD；第十MOS管M10的漏端接第一MOS管M1的漏端，源端接第十九MOS管M19的漏端，栅端接电源电压VDD；第十一MOS管M11漏端接M2漏端与第七MOS管M7的栅端，源端接M20漏端，栅端接电源电压VDD；第十二MOS管M12漏端接第七MOS管M7的漏端，源端接第一BJTQ1的集电极，栅端接电源电压VDD；第十三MOS管M13漏端接第三MOS管M3的漏端，源端接第二十一MOS管M21的漏端，栅端接电源电压VDD；第十四MOS管M14漏端接第四MOS管M4的漏端与第八MOS管M8的栅端，源端接第二十二MOS管M22的漏端，栅端接电源电压VDD；第十五MOS管M15漏端接第八MOS管M8的漏端，源端接第二BJTQ2的集电极，栅端接电源电压VDD；第十六MOS管M16的漏端接第五MOS管M5的漏端，源端接第二十三MOS管M23的漏端，栅端接电源电压VDD；第十七MOS管M17的漏端接第六MOS管M6的漏端与第九MOS管M9的栅端，源端接第二十四MOS管M24的漏端，栅端接电源电压VDD；第十八MOS管M18的漏端接第九MOS管M9的漏端，源端接第三BJTQ3的集电极，栅端接电源电压VDD； 第一BJTQ1的集电极与基极短接后，作为输入输出信号处理电路的第一输出端，输出电压VBE1，第一BJTQ1的发射极接地；第二BJTQ2的集电极与基极短接后，作为输入输出信号处理电路的第二输出端，输出电压VBE2，发射极接地；第三BJTQ3的集电极与基极短接为后，作为输入输出信号处理电路的第三输出端，输出电压VBE3，发射极接地；第十九MOS管M19、第二十MOS管M20、第二十一MOS管M21、第二十二MOS管M22、第二十三MOS管M23、第二十四MOS管M24的源端均接地，栅端均接第一输入电压VBIAS； 所述迟滞窗口生成电路包括第二十五MOS管M25、第二十六MOS管M26、第二十七MOS管M27、第二十八MOS管M28、第二十九MOS管M29、第三十MOS管M30、第三十一MOS管M31、第三十二MOS管M32、第三十三MOS管M33、第三十四MOS管M34、第四BJTQ4、第一运放AMP1、第二运放AMP2、第三运放AMP3、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16； 第十一电阻R11的第一端接输入输出信号处理电路的第一输出端VBE1，第二端接第一运放AMP1的同相端；第十二电阻R12的第一端接输入输出信号处理电路的第二输出端VBE2，第二端接第二运放AMP2的同相端；第十三电阻R13的第一端接输入输出信号处理电路的第三输出端VBE3，第二端接第一运放AMP1的反相端；第一运放AMP1的输出端接第二运放AMP2的同相端；第二运放AMP2的反向端接第四BJTQ4的基极与第二十五MOS管M25的源端，输出端接第二十五MOS管M25的栅端；第二十五MOS管M25的漏端接电源电压VDD；第二十六MOS管M26栅漏短接，源端接电源电压VDD，漏端接第二十九MOS管M29的源端；第二十七MOS管M27栅端接第二十六MOS管M26的栅端，源端接电源电压VDD，漏端接第三十MOS管M30的源端；第二十八MOS管M28的栅端接第三运放AMP3的输出端，源端接电源电压VDD，漏端接第十五电阻R15的第一端，第十五电阻R15的第二端为第一输出端输出高电压VH；第二十九MOS管M29的栅漏短接，漏端接第四BJTQ4的集电极；第三十MOS管M30的栅端接第二十九MOS管M29的栅端，漏端接第三十一MOS管M31的漏端；第三十一MOS管M31栅漏短接，栅端接第三十二MOS管M32的栅端，源端接第三十三MOS管M33的漏端；第三十二MOS管M32的漏端连接第十六电阻R16的第二端，第二端为第二输出端，输出低电压VL，源端接第三十四MOS管M34的漏端；第三十三MOS管M33的栅漏短接，栅端接第三十四MOS管M34的栅端，源端接地；第三十四MOS管M34的源端接地；第四BJTQ4的发射极接地；第三运放AMP3的同相端接输入外部电压VREF，反相端接第十五电阻R15与第十六电阻R16之间；第十五电阻R15与第十六电阻R16串联。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人西安电子科技大学，其通讯地址为：710071 陕西省西安市太白南路2号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。