买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网恭喜上海交通大学申请的专利基于数据驱动粗粒度可重构阵列的近内存计算系统获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN114398308B 。

龙图腾网通过国家知识产权局官网在2025-05-30发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202210053673.8，技术领域涉及：G06F15/78；该发明授权基于数据驱动粗粒度可重构阵列的近内存计算系统是由绳伟光;夏润泽;杨伟东;蒋剑飞;景乃锋;王琴;毛志刚设计研发完成，并于2022-01-18向国家知识产权局提交的专利申请。

本基于数据驱动粗粒度可重构阵列的近内存计算系统在说明书摘要公布了：本发明公开了基于数据驱动粗粒度可重构阵列的近内存计算系统，属于高能效比的近内存计算架构领域。所述计算系统为异构加速系统，分为三个层次，分别为片外主控层、三维加速器的逻辑层和存储层；所述片外主控层由主处理器和处理器主内存组成，主处理器通过总线将需要计算的数据从处理器主内存搬运至近内存计算架构的存储层，将配置信息通过总线搬运至逻辑层各可重构阵列的配置信息寄存器，将配置任务参数通过总线发送至各可重构阵列的配置信息调度器，在搬运完成后通过总线发出开始计算信号，可重构阵列开始进行计算任务；所述逻辑层由16个粗粒度可重构阵列作为计算逻辑，阵列通过内部总线连接到各内存控制器，实现对不同内存通道的访问。

本发明授权基于数据驱动粗粒度可重构阵列的近内存计算系统在权利要求书中公布了：1.基于数据驱动粗粒度可重构阵列的近内存计算系统，其特征在于，所述计算系统为异构加速系统，所述系统分为三个层次，分别为片外主控层、三维加速器的逻辑层和存储层；所述片外主控层由主处理器和处理器主内存组成，主处理器通过总线将需要计算的数据从处理器主内存搬运至近内存计算架构的存储层，将配置信息通过总线搬运至逻辑层各可重构阵列的配置信息寄存器，将配置任务参数通过总线发送至各可重构阵列的配置信息调度器，在搬运完成后通过总线发出开始计算信号，可重构阵列开始进行计算任务；所述逻辑层由16个粗粒度可重构阵列作为计算逻辑，阵列通过内部总线连接到各内存控制器，实现对不同内存通道的访问；所述逻辑层中的内存控制器与存储层存储分块之间使用硅通孔连接，形成三维堆叠结构的加速器，以减少访存物理距离；所述的粗粒度可重构阵列包括8行8列的64个处理单元，共享存储器、访存合并器、全局配置信息存储器、阵列配置信息调度器，处理单元为异构设计，分别完成数据计算与数据存取，处理单元间的数据传输由处理单元间数据路由完成，路由组成Mesh片上网络；粗粒度可重构阵列的阵列配置信息调度器通过行总线对全局配置信息寄存器中的配置信息进行分配，访存合并器以及共享存储器通过列总线与存取单元直连，实现可重构阵列对内存的直接访问以及对片上存储器的访问；阵列有两个交互接口，其中之一将全局配置信息寄存器与阵列配置信息调度器相连，完成配置信息的交互，另一个接口与CrossBar总线直连，负责阵列与内存的数据交互；阵列配置信息调度器通过行总线中的处理单元状态信号对全局配置信息寄存器中的配置信息进行动态分配，通过行总线将配置信息分发给各个处理单元进行任务处理；共享数据存储器通过直接存储器访问将预置数据从内存搬运到共享数据存储器，随后阵列通过列总线对数据进行快速的数据访问；内存访存合并器收集阵列中LSU对内存的直接访问，通过内存直接访问接口与内存进行数据交换，收到内存数据后由内部逻辑将数据分发到各LSU；阵列第一行与最后一行各设计为8个LSU，以与内存的突发访问长度对应，在对内存的直接访问时充分发挥内存的最高带宽；中间6行共48个处理单元为算术逻辑单元，负责根据配置信息进行数据计算；所述处理单元分为2种结构，分别为存取单元和算术逻辑单元；所述存取单元包括令牌缓存器、地址生成器、存储读取配置信息队列，向外的接口有7个，分别为处理单元路由输入、输出接口，阵列配置信息调度器接口、内存访问接口、内存回复接口、共享存储器访问接口和共享存储器回复接口，接口数据位宽为4Bytes；所述算术逻辑单元包括令牌缓存器、执行电路、数据发射电路和3个接口，分别为处理单元路由输入、输出接口和配置信息输入接口，接口数据位宽为4Bytes；所述令牌缓存器用于存储LSU的配置信息，记录配置信息当前操作数的状态，当配置信息操作数全部处于就绪状态时将对应操作的操作数发往地址生成器，并根据配置信息中的操作数自增信息改变缓存器中的对应操作数；所述地址生成器将输入的操作数进行计算，生成访存地址；LSU根据访存操作类型，选择对应接口进行存储器访问，若存储器成功接收访问请求，则将访存配置信息存入存储读取配置信息队列；所述存储读取配置信息队列记录所有已发出的访存配置信息的完成状态，当队列最前方的配置信息处于完成状态后，存储读取配置信息队列根据配置信息的发送信息部分向处理单元路由接口发出数据发送请求，将访存结果发送至目的地处理单元；LSU的操作配置信息分为读操作与写操作，读操作的操作数1与操作数2输入地址生成器生成访存地址；写操作的操作数1为需要存储的数据，操作数2和操作数3输入地址生成器生成访存地址；配置信息操作数来源有2个，一是由令牌缓存器自动管理的立即数，二是别的处理单元的输出结果，由配置信息中的操作数相关字段决定；所述令牌缓存器存储ALU的配置信息，记录配置信息执行操作以及当前操作数的状态，当配置信息操作数全部处于就绪状态时将对应操作的操作数发往执行电路进行计算，执行电路流水化设计，每个周期发射一条配置信息，当连续进行执行计算配置信息时，隐藏计算延迟；数据发射电路计算结果从执行电路取出，根据配置信息中的结果传输配置信息将结果发往通过处理单元路由接口发往处理单元路由，配置信息操作数来源与存取单元操作数来源相同。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人上海交通大学，其通讯地址为：200240 上海市闵行区东川路800号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。