买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

龙图腾网恭喜浙江大学申请的专利基于SRAM存内逻辑架构的AES加密电路获国家发明授权专利权，本发明授权专利权由国家知识产权局授予，授权公告号为：CN119166585B 。

龙图腾网通过国家知识产权局官网在2025-03-25发布的发明授权授权公告中获悉：该发明授权的专利申请号/专利号为：202411556436.9，技术领域涉及：G06F15/78；该发明授权基于SRAM存内逻辑架构的AES加密电路是由陈冰;毕浩雄设计研发完成，并于2024-11-04向国家知识产权局提交的专利申请。

本基于SRAM存内逻辑架构的AES加密电路在说明书摘要公布了：本发明公开了一种基于SRAM存内逻辑架构的AES加密电路，包括：SRAM存内逻辑阵列，用于实现AES加密算法中子密钥的存储和相对应的轮密钥加；数字电路模块，用于实现AES加密算法中除了轮密钥加部分的其他所有函数操作及存内逻辑阵列的读写控制信号，根据密钥扩展部分生成子密钥的顺序，产生写控制信号，控制SRAM存内逻辑阵列对子密钥的存储；根据加密操作的顺序，依次产生读控制信号，控制加密过程值与对应子密钥进行异或操作。相对于传统的AES加密电路来讲，此发明采用非冯诺依曼架构实现加密操作，避免了密钥在总线上的搬运，不仅大大提高了加密速度，减少了数据搬运的功耗损失，还提高了加密电路的安全性能，切断了攻击者从总线上窃取密钥的可能。

本发明授权基于SRAM存内逻辑架构的AES加密电路在权利要求书中公布了：1.一种基于SRAM存内逻辑架构的AES加密电路，其特征在于，包括：SRAM存内逻辑阵列，用于实现AES加密算法中子密钥的存储和相对应的轮密钥加；数字电路模块，用于实现AES加密算法中除了轮密钥加部分的其他所有函数操作及存内逻辑阵列的读写控制信号，根据密钥扩展部分生成子密钥的顺序，产生写控制信号，控制SRAM存内逻辑阵列对子密钥的存储；根据加密操作的顺序，依次产生读控制信号，控制加密过程值与对应子密钥进行异或操作；所述SRAM存内逻辑阵列包括SRAM存储阵列、写缓冲器、预充电路、灵敏放大器和存内异或逻辑单元，所述SRAM存储阵列中的每一列的SRAM存储单元共用两条位线，分别为位线BL和位线BLB，每一条位线都连接到一个预充电路、一个写缓冲器和一个存内异或单元，存内异或单元的两条输出线OUT和OUTB分别连接到灵敏放大器的两个输入端；所述SRAM存储阵列用于存储子密钥；所述写缓冲器用于密钥写入的缓冲，防止写信号驱动不足；所述预充电路用于读信号使能之前将灵敏放大器两端充电至相同电平，灵敏放大器用于比较两个输入信号的电平差并输出比较结果；所述存内异或单元用于存储子密钥与加密过程值的异或操作。

如需购买、转让、实施、许可或投资类似专利技术，可联系本专利的申请人或专利权人浙江大学，其通讯地址为：310058 浙江省杭州市西湖区余杭塘路866号；或者联系龙图腾网官方客服，联系龙图腾网可拨打电话0551-65771310或微信搜索“龙图腾网”。