Document
拖动滑块完成拼图
首页 专利交易 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

一种低时延可重构的维特比译码电路 

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

摘要:本发明涉及一种低时延可重构的维特比译码电路,属于无线数字通信技术领域。电路包括控制单元、可重构分支度量生成单元、可重构路径度量存储单元、加比选单元、幸存路径存储单元和回溯单元。控制单元接收码率、约束长度和截断长度信息,并根据接收到的信息生成重构信息,以控制后续译码电路的重构。可重构分支度量生成单元根据码率信息选择不同的分支度量生成单元,并采用软判决方法计算欧式距离,生成分支度量值。本发明通过可重构设计,实现了对多种码率和约束长度的支持,并通过改进型回溯算法降低了译码延时,提高了维特比译码电路的灵活性和可用度,使其能够满足高速通信和功耗敏感的应用需求。

主权项:1.一种低时延可重构的维特比译码电路,其特征在于:包括:控制单元,用于接收码率、约束长度和截断长度信息,并根据接收到的信息生成重构信息,以控制后续译码电路的重构;可重构分支度量生成单元,根据码率信息选择不同的分支度量生成单元,并采用软判决方法计算欧式距离,生成分支度量值;可重构路径度量存储单元,根据约束长度信息动态调整存储单元数量,用于存储路径度量值并进行迭代计算;加比选单元,根据路径度量值和分支度量值进行加、比、选操作,生成幸存路径和判决比特;幸存路径存储单元,用于存储加比选单元产生的判决比特;回溯单元,采用改进型回溯算法,根据幸存路径存储单元的判决比特信息进行回溯,输出译码结果。

全文数据:

权利要求:

百度查询: 重庆邮电大学 一种低时延可重构的维特比译码电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。

相关技术
相关技术
相关技术
相关技术