买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：北京理工大学

摘要：本发明涉及一种量化MobileNet的硬件加速器及其应用方法，属于硬件加速及计算机视觉技术领域。包括顶层控制模块、存储器控制模块、逐点卷积模块、逐通道卷积模块及后处理模块；顶层控制模块与存储器控制模块、逐点卷积模块、逐通道卷积模块及后处理模块相连；存储器控制模块与逐点卷积模块、逐通道卷积模块及后处理模块相连。所述方法将输入数据与权重放入不同大小缓存，通过并行数可变的深度可分离卷积降低硬件使用并获得卷积结果，再通过后处理完成池化、跨层连接与地址生成，使得数据在连续地址上排布。所述方法解决了MobileNet缓存利用率低的问题、降低了耗时与资源消耗。

主权项：1.一种量化MobileNet的硬件加速器，所述硬件加速器与外部存储器及控制器相连，所述硬件加速器包含顶层控制模块、存储器控制模块、逐通道卷积模块、后处理模块以及逐点卷积模块，其特征在于：所述硬件加速器通过后训练量化将网络的参数量化至8位；在执行后训练量化时，运算输入输出量化至0至255，网络权重量化至-128至127，其中网络权重的量化零点固定为0；逐通道卷积模块包含行缓存器子模块以及量化单元A；后处理模块包含池化子模块、跨层连接子模块与地址生成子模块；逐通道卷积模块根据当前运算位置对输入数据自动补零以保证输入输出尺寸为预期尺寸；逐点卷积模块包含数据准备子模块、权重准备子模块、逐点卷积计算子模块与部分和累加子模块；逐点卷积计算子模块包括乘法阵列与可配置的加法器树，部分和累加子模块包括FIFO和量化单元B；所述逐点卷积模块输入输出通道并行数配置为输入通道32并行，输出通道8并行；顶层控制模块与存储器控制模块、逐点卷积模块、逐通道卷积模块及后处理模块相连；存储器控制模块与顶层控制模块、逐点卷积模块、逐通道卷积模块及后处理模块相连；所述存储器控制模块控制三组乒乓缓存，大数据缓存与权重缓存；逐点卷积模块与顶层控制模块、存储器控制模块、逐通道卷积模块及后处理模块相连；逐通道卷积模块与逐点卷积模块、顶层控制模块、存储器控制模块及后处理模块相连；逐通道卷积模块内部的连接方式为行缓存器子模块与量化单元A相连；逐点卷积模块内部的连接方式为数据准备子模块与逐点卷积计算子模块相连；权重准备子模块与逐点卷积计算子模块相连；逐点卷积计算子模块分别与数据准备子模块、权重准备子模块和部分和累加子模块相连；部分和累加子模块与逐点卷积计算子模块相连；逐点卷积计算子模块内部的连接方式为乘法阵列与加法器树相连接；部分和累加子模块内部的连接方式为FIFO和量化单元B相连接；逐通道卷积模块以及后处理模块的数据并行度与逐点卷积模块的输出通道并行度一致；卷积运算顺序为Loop1-Loop3-Loop2-Loop4，同时对每个卷积的特征图进行拆分，具体为，仅将特征图进行水平方向上的切分。

全文数据：

权利要求：

百度查询： 北京理工大学 一种量化MobileNet的硬件加速器及其应用方法