龙图腾网&IPTOP
- 微信扫码登录
- 账号密码登录
- 短信登录/注册
买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！
申请/专利权人：安徽大学
摘要：本发明涉及集成电路技术领域，具体涉及基于6T‑SRAM的二值权重网络存内计算电路、模块。本发明提供了基于6T‑SRAM的二值权重网络存内计算电路，包括：存储部、关断控制部、存内计算部、全局位线部。本发明的存内计算电路相较于现有专利，采用了不同结构设计，一方面采用了MOS管数量更少的6T‑SRAM，另一方面对配套功能部的结构进行了重新设计，使得本发明的存内计算电路在整体功能不变的情况下减少了器件数量，从而降低了电路占用面积。本发明解决了现有专利提供的基于8T‑SRAM和电流镜的存内计算电路占用面积偏大的问题。
主权项：1.一种基于6T-SRAM的二值权重网络存内计算电路，其特征在于，其用于实现5bit带符号数乘以1bit权重的乘法累加计算；所述基于6T-SRAM的二值权重网络存内计算电路包括：存储部，其包括1列N个6T-SRAM单元，N≥1；每个6T-SRAM单元用于存储1个1bit权重；1列N个6T-SRAM单元共用同一条位线BL、同一条位线BLB；关断控制部，其用于控制BL、BLB断开或接通，以对整个电路进行读写模式和计算模式的切换；存内计算部，其用于在计算模式下对计算位线PBL、NBL进行放电；以及全局位线部，其用于在读写模式时通过全局位线GBL对BL进行预充、通过全局位线GBLB对BLB进行预充；其中，所述关断控制部控制BL、BLB断开时，整个电路进入读写模式；所述关断控制部控制BL、BLB连通时，整个电路进入计算模式；在计算模式下进行乘法累加计算时，5bit带符号数分成1bit符号位和4bit无符号数；每次开启一个6T-SRAM单元、并向该个6T-SRAM单元输入1bit符号位，同时向存内计算部输入4bit无符号数；存内计算部依据该个6T-SRAM单元存储的1bit权重及输入的1bit符号位、存内计算部输入的4bit无符号数，进行5bit带符号数乘以1bit权重的计算，并对PBL、NBL进行相应时长的放电，实现将计算结果累加到PBL、NBL上。
全文数据：
权利要求：
百度查询： 安徽大学 基于6T-SRAM的二值权重网络存内计算电路、模块
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。
主营中国专利交易买卖与专利转让许可,高校科技成果推广与科技成果转化,知识产权运营管理与平台开发,科技人才专家库与科技猎头等科技服务
开放平台
担保交易
惠及多方
会员特惠
专属平台
适合多方
数据共享
功能齐全
皖公网安备 34010402703815号