买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：广东工业大学

摘要：本申请涉及一种双时钟边沿比较的低功耗动态比较器，包括：将动态比较器的预放大级设计为同时包含NMOS、PMOS输入对的结构，其中PMOS输入对对比较器输入信号进行比较时，NMOS输入对辅助比较，并利用节点DA、DB最终充电至VDD的特点，为下一次NMOS输入对工作进行复位，同理NMOS输入对进行比较时，PMOS输入对辅助比较，节点DA、DB最终放电至VSS，为下一次PMOS输入对工作进行复位；NMOS与PMOS交替主导比较过程，实现了比较器在时钟CLK的上升沿、下降沿均进行比较；此外，又额外引入一组受时钟控制的尺寸较小的NMOS、PMOS输入对；本申请能够大幅降低比较器的功耗，大大提高比较器的速度，降低时钟负载，并显著拓宽了比较器的共模电压输入范围。

主权项：1.一种双时钟边沿比较的低功耗动态比较器，其特征在于，包括预放大级、P输入锁存级和N输入锁存级；所述预放大级包括NMOS晶体管M0、M1、M2、M3、M4以及PMOS晶体管M5、M6、M7、M8、M9，其中，NMOS输入对NMOS晶体管M1、M2的栅极分别连接输入信号VIP、VIN，漏极分别连接预放大级输出节点DA、DB，源极连接节点VQ；NMOS晶体管M3、M4的栅极连接时钟信号CLK，漏极分别连接节点DA、DB，源极连接节点VQ；NMOS晶体管M0的源极接地VSS，栅极连接时钟信号CLK，漏极连接节点VQ，PMOS输入对PMOS晶体管M5、M6的栅极分别连接输入信号VIN、VIP，漏极分别连接预放大级输出节点DA、DB，源极连接节点VQ；PMOS晶体管M7、M8的栅极接时钟信号CLK，漏极分别连接节点DA、DB，源极连接节点VQ；PMOS晶体管M9的源极接电源VDD，栅极连接时钟信号CLK，漏极连接节点VQ；所述P输入锁存级包括PMOS晶体管M10、M11、M12、M13以及NMOS晶体管M14、M15、M16、M17，其中，PMOS输入对PMOS晶体管M10、M11的栅极分别连接预放大级输出节点DA、DB，漏极分别连接锁存级输出节点PLP、PLN，源极分别连接PMOS晶体管M12、M13的漏极；PMOS晶体管M12、M13的源极接电源VDD，栅极分别连接节点PLN、PLP；NMOS晶体管M14、M15的源极接地VSS，栅极分别连接节点PLN、PLP，漏极分别连接节点PLP、PLN；NMOS晶体管M16、M17的源极接地VSS，栅极接时钟信号CLKB，漏极分别连接节点PLP、PLN；所述N输入锁存级包括NMOS晶体管M18、M19、M20、M21，PMOS晶体管M22、M23、M24、M25；其中，NMOS输入对NMOS晶体管M18、M19的栅极分别连接预放大级输出节点DB、DA，漏极分别连接锁存级输出节点NLP、NLN，源极分别连接M20、M21的漏极；NMOS晶体管M20、M21的源极接地VSS，栅极分别连接节点NLN、NLP；PMOS晶体管M22、M23的源极接电源VDD，栅极分别连接节点NLN、NLP，漏极分别连接节点NLP、NLN；PMOS晶体管M24、M25的源极接电源VDD，栅极接时钟信号CLKB，漏极分别连接节点NLP、NLN，NLP的反相信号、NLN的反相信号分别与PLP、PLN经过或门，得到整个比较器输出OUTP、OUTN。

全文数据：

权利要求：

百度查询： 广东工业大学 双时钟边沿比较的低功耗动态比较器及控制方法