买专利卖专利找龙图腾，真高效！ 查专利查商标用IPTOP,全免费！专利年费监控用IP管家,真方便！

申请/专利权人：恩智浦有限公司

摘要：描述一种逐次逼近寄存器SAR模数转换器ADC。SARADC包括：模拟输入信号；ADC核心，ADC核心被配置成接收模拟输入信号并且包括位于反馈路径中的数模转换器DAC；和SAR控制器，SAR控制器被配置成控制DAC的操作，其中DAC包括被布置成将来自SAR控制器的数字代码转换成模拟形式的多个DAC单元；数字信号重构电路，数字信号重构电路被配置成将来自SAR控制器的数字代码转换成二进制形式；和输出端，输出端耦接到数字信号重构电路并且被配置成提供数字数据输出。DAC能够被配置成支持至少两种映射模式，包括小信号映射操作模式；并且SAR控制器被配置成鉴别何时接收的模拟信号为小信号水平，并且响应于此而重新配置DAC和数字信号重构电路以实施小信号映射操作模式。

主权项：1.一种逐次逼近寄存器SAR模数转换器ADC400，其特征在于，包括：模拟输入信号410；ADC核心414，所述ADC核心414被配置成接收所述模拟输入信号410并且包括：多路复用器412，被配置为接收所述模拟输入信号410；跟踪和保持电路413，耦合到所述多路复用器412的输出并被配置为阶段性采样所述模拟输入信号410；以及比较器416，耦合到所述跟踪和保持电路413；SAR控制器418，被配置为接收所述比较器416的输出并且输出数字代码；位于反馈路径中的数模转换器DAC430，所述反馈路径在所述SAR控制器418和所述多路复用器412之间并且包含多个DAC单元，所述数模转换器DAC430被布置为将来自所述SAR控制器418的数字代码转化为模拟形式，所述模拟形式也提供给所述多路复用器412；和其中所述比较器416被配置为接收所采样的所述模拟输入信号和所述DAC的输出的差值V采样-VDAC，并将所述差值与一个或多个阈值比较；数字信号重构电路450，耦合到所述ADC核心414，所述数字信号重构电路450被配置成将来自所述SAR控制器418的所述数字代码转换成二进制形式；输出端，所述输出端耦接到所述数字信号重构电路450并且被配置成提供数字数据输出460；其中所述DAC430能够被配置成支持至少两种映射模式，包括小信号映射操作模式；并且辅助信号水平检测路径417，所述辅助信号水平检测路径417包括信号水平范围检测器电路470，所述信号水平范围检测器电路470耦接到所述多路复用器412和所述SAR控制器418并且被布置成确定所述采样模拟输入信号410的信号强度小于阈值，并且响应于此从而以小信号映射操作模式操作，并且告知所述数字信号重构电路450和所述SAR控制器418以重新配置所述DAC430从而当所述数字代码转换为模拟形式时跳过所述DAC430中的多个DAC单元，以提供多个额外的转换周期用于以下中的至少一个：在所述SARADC400中减少噪声、ADC核心414的校正。

全文数据：逐次逼近寄存器模数转换器、电子装置和其方法技术领域本发明技术领域涉及逐次逼近寄存器SAR模数转换器ADC、电子装置和用于改进逐次逼近寄存器模数转换器的线性度性能的方法。本发明适用于但不限于用于如雷达单元的装置的SARADC。背景技术在雷达系统中，众所周知，接收到的信号的信号水平可在大动态范围上变化。为了避免错误警报和遗漏检测，需要非常线性的接收器，以便可靠地检测所接收的仅超过接收器噪声水平的弱反射信号例如来自具有小截面的和或相对地远的目标，使得回波信号以非常低水平返回。在这些弱反射信号与其它强反射信号例如，比如在城市区域中，来自与附近车辆混杂的附近行人共存时，存在问题。在接收强回波反射信号时，雷达接收器信道线性度通常受雷达单元的毫米mm波射频RF前端电路的非线性度限制；而对于弱反射信号，其受能够鉴别接收的小信号比如来自远端物体与接收的一个或多个大得多的信号的模数转换器ADC性能限制。在宽操作条件下，用于高性能汽车雷达传感器有时被称作雷达单元的ADC需要具有超低突波水平例如低于-90dBFS或甚至-100dBFS以及宽频宽、低噪声、低功率和等待时间短。设计这类ADC以便满足这类严格的小信号线性度要求为具挑战性的任务。相比于线性放大器，由奈奎斯特Nyquist速率ADC的静态线性度误差微分非线性度DNL积分非线性度INL引入的谐振畸变不随着输入信号振幅降低而按比例缩小；相反，认为，谐振畸变可保持在类似水平，应注意DNL为微分非线性度并且由在‘1’LSB的实际步长宽度和理想值之间差值之间的偏差限定，而INL为积分非线性度并且由实际ADC转换函数与理想的ADC传递函数的偏差限定。现参看图1，已知的信号图100示出提供至ADC的输入模拟信号110的强输入信号112和弱输入信号114。ADC将输入模拟信号110转换成数字输出参考值120的范围，比如对于在雷达单元中的信号处理。如所示出，仅少量122的数字输出参考值120可用于描述弱输入信号114。因此，已知ADC转换误差具有强信号水平依赖性，这导致可造成错误目标检测的不期望谐振突波。逐次逼近寄存器SARADC架构为最常用ADC架构之一，如在许多公开案中所展示的，作为用于实现良好总体性能例如宽频宽、低功率、等待时间短的选择。然而，由于上文呈现的限制，SARADC的小输入信号线性度受到限制。图2示出具有操作阶段和波形的SARADC200的已知通用例子框图。SARADC200包括提供至追踪和保持TH电路214的输入210，和提供至比较器216和最终提供至SAR控制器218的采样的输出。反馈路径包括连接至SAR控制器218的N位控制信号219和被布置成将转换的数字输入信号转换成模拟形式的N位数模转换器DAC220。由于比较器输出和通过SAR控制器218的确定，从SARADC200输出数字数据输出230。SARADC200的操作由二个阶段组成，在ADC是激活的时，该两个阶段如250中所示为反复的。在第一采样阶段260中，模拟输入信号通过TH电路214处理，该电路通常为切换电容器类型电路并且采样信号V采样保持在电容器上。因此，在切换晶体管M1211接通时，输入模拟信号被传递到电容器Cs213跨电容器的电压跟随输入信号，在切换晶体管M1211断开时，此时刻的信号振幅值存储在电容器Cs213上。这还为所谓的追踪阶段。在第二SAR转换阶段270中，SAR控制器控制DAC产生模拟输出信号VDAC280以便在每个转换循环中逼近采样信号V采样290。采样信号V采样290和DAC输出信号VDAC280的振幅252差值然后被放大并且通过比较器进行比较。通过多个循环循序地进行比较和逼近。在转换阶段的末尾，DAC输出信号VDAC280逼近采样信号V采样290，其中理想地最大偏差为VLSB2。输出数字代码Dout代表采样模拟信号。N位DAC220的输出为由下式表达的模拟信号：其中：d[i]表示在第i转换步骤处{-1，1}的情况下的比较器决策，Nc：转换循环的总数，和权重_a[i]表示DAC单元的实际权重注意：权重为DAC单元的值与最低有效位LSBDAC单元的值的比率。在常规SAR转换中，DAC单元逐个地按顺序切换，从最大DAC单元到最小DAC单元，以便连续地逼近采样信号。ADC数字输出代码可由下式表达：其中：权重_d[i]表示由ADC200使用的用于重构采样模拟信号的数字表示的权重。理想地，权重_d的值应当正好与权重_a相同。然而，由于用于在N位DAC220中实施DAC单元的组件晶体管、电容器或电阻等的错配，在数字域中使用的权重可与DAC单元的实际权重有偏差。这导致造成不希望的谐振突波的DNLINL误差。此误差机制为奈奎斯特速率ADC中的小信号非线性度的主来源。许多公布的工作使用预定义DAC单元权重例如权重_d[0：NC-1]＝1、2、4、8...2^Nc-1，以便重构ADC输出信号，并且依赖于装置的固有匹配以展现权重_d和权重_a之间的相对小的差异。此方法的主要缺点为需要大的组件尺寸以减少错配。为了满足小信号的超低突波水平要求，由于伴随的大寄生电容器，此方法可导致不现实的大组件尺寸和ADC转换速度下降。还存在多种已知方法，该多种已知方法利用校准方法以便减少权重_d和权重_a之间的权重偏差，而非依赖于DAC单元的固有匹配精确度。这些校准方法的优势包括硅面积的减少和无以增添设计复杂度为代价的ADC转换速度的折中。在校准阶段中，测量并且存储DAC单元的实际权重值。代替使用权重_d，在正常操作期间，测量的DAC单元权重权重_mea用于将非二进制ADC输出数字代码Dout映射到二进制代码。在重构期间在数字域中引入的误差现在通过校准过程的权重测量精确度权重_mea和权重_a的之间的差值来确定。然而，通过使用校准技术的所得性能可显著地变化。这是因为，测量和或校正可受在校准中涉及的模拟电路的非理想性影响。对于可靠地实现用于转换弱输入信号的超低突波水平要求的限制包括受噪声例如热、闪烁、脉冲噪声、电源干扰、串扰、沉淀、偏移等影响的权重值测量精确度。此外，DAC单元的测量程序可迭代即，使用较小来源的经测量值来测量较大来源。因此，小来源的测量中的误差将传播至较大来源例如，为了在MSBDAC单元中具有0.01％测量精确度，较小DAC单元应当具有优于0.01％的测量精确度。另外，在操作期间，由于温度和电源电压变动，实际权重值可变化，这可造成与在启动测量中获得的权重值的显著偏差模拟已经示出，这可造成小信号线性度的超过10dB差异。动态元件匹配DEM、抖动和错配误差成形是用于缓和DAC单元错配问题的常用技术。DEM和抖动以额外复杂度为代价使DAC错配误差随机化并且减少突波，DEM需要复杂的编码器并且降低正常操作速度，而抖动的引入减小ADC的适用输入范围。其它技术提出用于过采样SARADC以便实现非常高线性度而无需校准的DAC错配误差成形。然而，这种技术要求大过采样系数，这极大地减小适用输入信号频宽。因此，本发明人已经识别并且理解在使用SARADC中的多个问题域。首先，本发明人已经识别出，在用于映射数字代码的权重系数和实际DAC单元权重之间的错配引起不希望的突波，并且限制ADC的小信号线性度。其次，前几个大DAC单元的切换实际上对于小采样信号是冗余的，然而，较大DAC单元的权重偏差仍然影响输出信号线性度并且其为主要因素。因此，需要改进例如在雷达单元内的SARADC性能的机构。发明内容根据本发明的第一方面，提供一种逐次逼近寄存器SAR模数转换器ADC，包括：模拟输入信号；ADC核心，所述ADC核心被配置成接收所述模拟输入信号并且包括：位于反馈路径中的数模转换器DAC；和SAR控制器，所述SAR控制器被配置成控制所述DAC的操作，其中所述DAC包括被布置成将来自所述SAR控制器的数字代码转换成模拟形式的多个DAC单元；数字信号重构电路，所述数字信号重构电路被配置成将来自所述SAR控制器的所述数字代码转换成二进制形式；输出端，所述输出端耦接到所述数字信号重构电路并且被配置成提供数字数据输出；其中所述SARADC特征在于：其中所述DAC能够被配置成支持至少两种映射模式，包括小信号映射操作模式；并且所述SAR控制器被配置成鉴别何时所述接收的模拟信号为小信号水平，并且响应于此而重新配置所述DAC和所述数字信号重构电路从而以所述小信号映射操作模式操作。在一个或多个实施例中，所述SAR控制器被配置成响应于观察来自比较器的初始多个决策输出，确定所述模拟输入信号是否为在特定范围内的小信号，以确定所述采样模拟输入信号的信号强度。在一个或多个实施例中，所述SARADC被配置成以时间多路复用方式操作并且所述SAR控制器被配置成分析在接收的信号的一个啁啾序列中的第一啁啾以便检测所述采样模拟输入信号的信号强度和使用此信息用于转换后续啁啾。在一个或多个实施例中，所述SARADC进一步包括辅助信号水平检测路径，所述辅助信号水平检测路径包括信号水平范围检测器电路，所述信号水平范围检测器电路耦接到所述多路复用器和所述SAR控制器并且被布置成确定所述采样模拟输入信号的信号强度，并且响应于此而告知所述SAR控制器和所述数字信号重构电路。在一个或多个实施例中，所述SAR控制器被配置成适应性地设定由所述信号水平范围检测器电路应用的一个或多个阈值，以影响所述DAC和所述数字信号重构电路何时采用所述小信号映射操作模式。在一个或多个实施例中，所述ADC核心包括：多路复用器，所述多路复用器被配置成接收所述模拟输入信号；追踪和保持TH电路，所述追踪和保持TH电路耦接到所述多路复用器的输出端并且被配置成周期性地对所述模拟输入信号进行采样；和比较器电路，所述比较器电路耦接到所述TH电路并且被配置成接收所述采样模拟输入信号和所述DAC输出信号的差值V采样-VDAC，并且将所述差值与一个或多个阈值水平比较。在一个或多个实施例中，所述SAR控制器被配置成响应于鉴别来自所述比较器的所述输出在所述SARADC的操作的转换阶段内展现用于所述初始多个决策的代码模式，确定所述模拟输入信号是否为在特定范围内的小信号。在一个或多个实施例中，响应于所述SAR控制器鉴别所述接收的模拟信号为小信号水平，所述SAR控制器配置所述DAC跳过所述采样模拟信号的一部分转换操作。在一个或多个实施例中，响应于检测到小接收信号水平，所述SAR控制器配置所述DAC跳过所述转换操作的多个最高有效位MSBDAC单元。在一个或多个实施例中，所述多个跳过的DAC单元包括置于三态DAC切换方案的平衡或保持模式的对应DAC单元，并且其中存储在数字域中的对应权重不用于由所述数字信号重构电路进行的输出信号重构。在一个或多个实施例中，在所述采样模拟输入信号水平低于预设阈值水平时，存在所述多个跳过的MSBDAC单元。在一个或多个实施例中，所述DAC被配置成以切换逐位操作模式操作，使得所述模拟输入信号的数字表示被提供至所述SARADC输出端。根据本发明的第二方面，提供一种电子装置，包括具有逐次逼近寄存器SAR模数转换器ADC的基带电路，所述逐次逼近寄存器SAR模数转换器ADC包括：模拟输入信号；ADC核心，所述ADC核心被配置成接收所述模拟输入信号并且包括：位于反馈路径中的数模转换器DAC；和SAR控制器，所述SAR控制器被配置成控制所述DAC的操作，其中所述DAC包括被布置成将来自所述SAR控制器的数字代码转换成模拟形式的多个DAC单元；数字信号重构电路，所述数字信号重构电路被配置成将来自所述SAR控制器的所述数字代码转换成二进制形式；输出端，所述输出端耦接到所述数字信号重构电路并且被配置成提供数字数据输出；其中所述SARADC特征在于：其中所述DAC能够被配置成支持至少两种映射模式，包括小信号映射操作模式；并且所述SAR控制器被配置成鉴别何时所述接收的模拟信号为小信号水平，并且响应于此而重新配置所述DAC和所述数字信号重构电路从而以所述小信号映射操作模式操作。在一个或多个实施例中，所述电子装置为包括至少一个天线的雷达单元，所述至少一个天线耦接到至少一个射频电路，所述至少一个射频电路被配置成接收并且降频转换接收的雷达信号，其中所述雷达单元包括具有所述SARADC的基带电路。根据本发明的第三方面，提供一种用于在逐次逼近寄存器SAR模数转换器ADC中将接收的模拟信号数字化成输出数字形式的方法，所述方法包括：接收并且采样模拟输入信号；通过SAR控制器控制数模转换器DAC的操作，所述数模转换器DAC位于所述SARADC的反馈路径中并且包括多个DAC单元；通过所述DAC将来自所述SAR控制器的数字代码转换成模拟形式；接收所述采样模拟输入信号和所述数字代码的所述模拟形式的差值V采样-VDAC；由数字信号重构电路提供数字数据输出，其中所述方法特征在于：由所述DAC支持至少两种映射模式，包括小信号映射操作模式；和鉴别何时所述接收的模拟输入信号为小信号水平，并且响应于此而重新配置所述DAC和所述数字信号重构电路从而以所述小信号映射操作模式操作。本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。附图说明将参考附图仅借助于例子来描述本发明的另外的细节、方面和实施例。在附图中，相似附图标记用于标识相似或功能上类似的元件。为简单和清晰起见，示出图中的元件，并且这些元件未必按比例绘制。图1示出映射至比如用于雷达单元的ADC输入范围的强和弱信号的已知信号图。图2示出具有操作阶段和波形的SARADC的已知通用框图。图3以雷达单元的形式示出根据本发明的例子实施例调适的电子装置的例子框图。图4示出根据本发明的例子实施例的例如实施于图3的雷达单元中的SARADC的例子框图。图5示出根据本发明的例子实施例的在转换小采样信号时用于图4的SARADC的常规SARADC转换序列和例子数据转换序列。图6示出根据本发明的例子实施例的改进的SARADC的例子流程图。图7示出根据本发明的例子实施例的被配置成鉴别大回波信号和小回波信号的雷达单元的另一例子框图。图8示出根据本发明的例子实施例的可在图7的雷达单元中使用的啁啾序列例子。图9示出根据本发明的一些例子实施例的基于切换电容器方法的DAC的例子电路实施方案。图10示出根据本发明的例子实施例的可在SARADC中使用的范围检测电路的例子。图11示出根据本发明的例子实施例的检测信号强度的替代方法，该替代方法通过监测在每个转换阶段中SARADC的前几个比较器决策来检测采样的信号水平。图12示出根据本发明的例子的SARADC的性能改进的图例。具体实施方式因为本发明的所示实施例可在很大程度上使用本领域的技术人员所熟知的电子组件和电路来实施，所以为了理解和了解本发明的基础概念并且避免混淆或无法专心于本发明的教示，下文将不再以比认为是说明所必要的程度更大的程度解释细节。由于在SARADC中的DAC单元的错配引起的微分非线性度DNL积分非线性度INL误差为用于转换小信号的谐振突波的主要来源。到目前为止，已经利用已知方法来改进匹配，例如通过使用更大尺寸组件或校准来改进匹配。然而，一些DNL误差将必然继续存在，并且因此劣化ADC线性度。本发明的发明人已经认识并且了解，有利的是开发例如用于雷达单元的具有超低突波水平，尤其容纳弱输入信号的SARADC设计。因此，本发明的例子描述相对于常规SARADC架构提供在小信号线性度方面改进的性能的ADC架构。具体来说，描述可鉴别输入模拟信号的小信号水平并且响应于此采用转换方案和输出数字代码映射的机制。在一些实施例中，小信号水平的识别引起跳过一部分转换步骤或阶段。以此方式，SARADC例子被设计成对MSBDAC单元前几个较大单元的错配不灵敏，以便改进小信号线性度。除大大地增强ADC的小信号线性度以外，所提出的SARADC提供在改进ADC针对弱信号的信噪比SNR性能方面的额外益处，而不包括速度。另外，根据本发明的例子的SARADC展现对由MSBDAC来源引入的DNL误差的改进的不敏感性，这已被本发明人确定为主导小输入信号的突波水平。描述逐次逼近寄存器SAR模数转换器ADC和电子装置如雷达单元和一种方法。SARADC包括：模拟输入信号；ADC核心，该ADC核心被配置成接收模拟输入信号并且包括：位于反馈路径中的数模转换器DAC；和被配置成控制DAC操作的SAR控制器。DAC包括被布置成将来自SAR控制器的数字代码转换成模拟形式的多个DAC单元。数字信号重构电路被配置成将来自SAR控制器的数字代码转换成二进制形式。输出端耦接到数字信号重构电路并且被配置成提供数字数据输出。DAC可被配置成支持至少两种映射模式，包括小信号映射操作模式；并且SAR控制器被配置成鉴别何时接收的模拟信号为小信号水平和响应于此而重新配置DAC和数字信号重构电路以实施小信号映射操作模式。在一些例子中，SARADC可被配置成以时间多路复用方式操作并且SAR控制器可被配置成分析在接收的信号的一个啁啾序列中的第一啁啾以便检测采样模拟输入信号的信号强度并且使用此信息来转换后续啁啾。在一些例子中，可包括辅助信号水平检测路径，该路径包括耦接到多路复用器和SAR控制器的信号水平范围检测器电路并且被布置成确定采样模拟输入信号的信号强度，并且响应于此而告知SAR控制器和数字信号重构电路。在一些例子中，SAR控制器可被配置成适应性地设定由信号水平范围检测器电路应用的一个或多个阈值，以影响DAC和数字信号重构电路何时采用小信号映射操作模式。在一些例子中，采用适应性SARADC转换方案，其中适应性和或可编程阈值用于影响是否采用小信号水平转换方案，例如以增强SARADC的小信号线性度性能。在一些例子中，适应性SARADC转换方案可基于例如由将采样信号水平与一个或多个预定义参考水平比较的辅助检测电路实现的采样信号强度。关于信号水平的所获得的信息可指示DAC如何被控制，应注意DAC通常由许多DAC单元它们的值例如以二进制按比例调整构成，每个DAC单元可由三种状态被配置以输出三个水平-1*权重_位[n]、0、1*权重_位[n]，并且然后所有这些单元的输出值的组合可用于创建多层级模拟输出波形。以此方式，可避免由在SARADC中的较大DAC单元的错配误差造成的小信号线性度限制。具体来说，所提出的架构和操作可提供对于任何SARADC的有用技术，因为所提出的架构和操作可在DAC为切换电容器类型的情况下降低切换能量。尽管本发明的例子具有具体实用性，并且在系统中参考如需求小输入信号的高线性度系统的雷达系统进行描述，但可以设想在本文所描述的概念可应用于利用SARADC的任何电子装置。现参看图3，框图示出呈以调频连续波FMCW雷达单元300的形式根据本发明的例子调适的例子电子装置。FMCW雷达单元300包括一个或多个发射器天线310和一个或多个接收器天线312以及一个或多个收发器例如在MIMO或相控阵雷达的应用中的多个收发器和对应信号处理单元。具有多个单独IC的雷达功能包括例如mmW收发器TxRx电路320、模拟混合信号基带电路340和微处理器IC350。在发射器意义上，微处理器IC350包括将发射雷达信号354提供到频率啁啾产生器电路的数字控制和信号处理单元352，，该频率啁啾产生器电路包括模拟混合信号基带电路340中的波形产生器342。波形产生器342将待调制的信号338提供到压控振荡器VCO电路326。然后，任选地将经调制信号传递到倍频器324如果VCO产生的信号不处于FMCW雷达传感器300的工作频率。VCO326或倍频器324的高频输出332被传递到功率放大器322，在功率放大器322处，该高频输出332被放大且传送到一个或多个发射器天线310。在一个或多个接收器天线312处接收雷达信号，且雷达信号被传递到低噪声放大器LNA328，在低噪声放大器LNA328处雷达信号被放大。经放大的接收的雷达信号被传递到下混频器330，在下混频器330处经放大的接收的雷达信号与从VCO326输出的高频信号332混频。来自下混频器330的降频转换的接收的雷达信号334被输入到包括带通滤波器和一个或多个增益放大器以及根据本发明的例子调适的SARADC的可编程基带电路344。改进的SARADC在后续附图中示出，并参考后需附图描述。将来自可编程基带电路344的数字输出356被输入到数字控制和信号处理单元352以供处理，且输出接收的经处理的雷达信号358。现参看图4，根据本发明的例子实施例示出例如在图3的雷达单元300的可编程基带电路344中实施的SARADC400的例子框图。SARADC400包括进入ADC核心414的输入410，该ADC核心414在此例子中包含耦接到追踪和保持TH电路413的多路复用器412。在此例子中，SARADC400的ADC核心414还包括在反馈路径中的比较器电路416、SAR控制器418和数模转换器DAC430以将DAC输出432提供到多路复用器412。多路复用器412包含将输入或DAC输出432连接到TH电路413的多个开关。在一些例子中，TH电路413和DAC430的功能可实施于一个电路块中，如所示出，或取决于设计或实施方式因素，可实施于不同电路中。在一些例子中，可以设想TH电路413和DAC430的功能可通过例如二个独立电路块实现，或在替代例子中，这两个功能可组合在一个电路块中。在一些例子中，可以设想DAC430可使用电流引导的DAC或基于切换电容器的DAC或基于电阻器的DAC来实施。可以设想在其它例子中，可使用其它ADC架构和电路布置。因此，可以设想，取决于实施方式，SARADC400的ADC核心414可采取多个形式。随后，比较器电路416被配置成接收采样信号和DAC输出信号的差值V采样-VDAC，放大此差值所谓的‘驻留信号’并且将其与一个或多个阈值水平未示出进行比较。比较器输出具有在每一时钟周期可由0，1表示的二个状态的决策信号，以指示在其输入处存在的信号的标志在此情况下为V采样-VDAC的标志。在正常操作中，一个比较器决策对应于一个DAC单元切换事件。来自比较器电路416的输出被输入到SAR控制器418。来自SAR控制器418的反馈路径422包括DAC控制信号，该DAC控制信号用于控制DAC430更新输出值以减小差值V采样-VDAC。DAC控制信号按顺序依次更新，并且DAC控制信号对应于比较器决策，应注意比较器416也按顺序输出N个决策。SAR控制器的输出被输入到数字信号重构电路450以提供数字输出信号460。常规SARADC如在图2中的SARADC200的操作程序如下：在转换阶段开始时，启用比较器以做出第一决策基于采样输入信号值V采样大于或小于零，例如此决策被记录为d[Nc-1]并且MSBDAC单元相应地受控制以输出作为VDAC的d[Nc-1]*权重_a[Nc-1]的值。然后，将再次比较V采样-VDAC的差值并且比较器决策被记录为d[Nc2]并且SAR控制器输出用于MSB-1DAC单元的控制信号，再次更新DACVDAC的输出的值。此程序继续直至d[0]为止；在那之后，SAR控制器将所有d[Nc-1：0]输出到数字信号重构电路。同时，在追踪或采样阶段开始之前，所有DAC单元被重置，转换阶段现在完成并且追踪阶段再次开始。在SARADC的操作期间，追踪阶段和转换阶段一个接一个地重复。在此例子中，SARADC400包括辅助信号水平检测路径417，引入该辅助信号水平检测路径417以比较采样信号水平与预定义阈值水平例如至少两个水平。在一些例子中，这种比较可在ADC转换过程开始时执行如图6所示，例如，紧接着追踪阶段结束之后。辅助信号水平检测路径417将切换模拟输入410馈送到包括例如一个或多个比较器和相关联参考水平的信号水平范围检测器电路470。来自范围检测器电路470的输出被输入到例如呈SAR控制器形式的SAR逻辑418，以及数字信号重构电路450。在SARADC400内部的DAC430受SAR控制器418或SAR逻辑控制，以便产生在转换阶段期间与采样信号值比较的模拟信号。可使用加权的电流单元或切换电容类型电路来构建DAC，如所已知的。在操作中，在SARADC400的信号水平范围检测器电路470中检测到在小采样信号水平时，跳过前‘M’个转换步骤并且前‘M’个DAC单元MSB到MSB-M+1设定成平衡模式。随后，转换阶段从N-M步骤开始，直至第N步骤为止。范围检测器470和SAR控制器418经修改的输出位在相同转换阶段中被组合，并且数字输出位映射成比如预定义形式。在跳过M个DAC单元的切换的情况下，比较器决策直接地转到控制M+1DAC单元切换。在一些例子中，跳过的DAC单元被配置成输出零差动输出信号，并且该DAC单元的存储在数字域中的对应权重不用于在数字信号重构电路450中的输出信号重构。以此方式，可避免由MSBDAC单元的权重测量误差引入的任何信号重构误差，并且该任何信号重构误差将不引起在ADC输出信号频谱中观察到的突波。数字信号重构电路450被配置成将数字输出信号Dout[i]映射成二进制按比例调整数字数据流，如等式[1]中所示。d[i]可为-1、0或1。如果DAC单元不切换，则这意味着对应的d[i]为0。范围检测电路470提供关于多少个DAC单元MSB、MSB-1等可跳过切换并且因此它们的对应数字控制位由“0”表示的信息。如所示，将这一信息提供至SAR控制器418和数字信号重构电路450两者。相比之下，对于检测的采样大信号水平，SARADC400以与常规SARADC相同的方式操作。因此，在采样信号水平小例如低于一个或多个阈值，如由比如信号水平范围检测器电路470所确定时，在转换阶段中转换步骤的数量减少例如可跳过前一个或多个转换步骤。在一些例子中，此操作还可由信号水平范围检测器电路470执行。在这类例子中，辅助信号水平检测路径417可包括二个或多个阈值可被配置成粗略地鉴别采样信号的振幅强度。在一些例子中，此识别可一个短测量中进行，例如在转换阶段开始的时刻进行。借助此信息，SARADC400能够通过在较小范围中搜索，例如通过控制一个或多个DAC设定来开始转换阶段。举例来说，因为SARADC400能够快速地确定接收的信号小于预定义阈值例如在+-VFS30之间，其中VFS为ADC的全量程输入范围，所以SARADC400能够选择较小范围的转换水平。因此，在一个例子中，所提出的例子SARADC400的小信号转换操作在转换阶段中发生，并且不影响采样阶段。在一些例子中，参考电压用于与采样信号值比较可为适应性的、可经编程以设定不同检测阈值等。图5示出根据本发明的例子实施例在转换小采样信号时用于SARADC的例子数据转换序列500。SAR转换序列500鉴别转换准备好且追踪阶段开始的时间段502，和追踪阶段结束和转换阶段开始的时间504。第一SAR序列510示出具有第一追踪阶段512、随后是转换阶段514的常规SAR转换序列。值得注意的是，在常规方法中，对于大采样信号和小采样信号两者，SAR序列510为相同的。相比之下，根据本发明的例子，第二SAR转换序列520示出根据本发明的例子的第一追踪阶段522，随后是转换阶段524。在此例子中，在检测模拟输入信号的小信号水平之后，在转换阶段开始504之后，跳过前五个最高有效位MSB数字输出526，并且进行转换阶段526以搜索后续九个最低有效位LSB输出528。尽管此例子示出跳过五位并且对剩余九位进行小信号转换，但可以设想在其它例子中，不同数量的位可被跳过和或用于转换过程。另外，在其它例子中，ADC可在不同动态范围和因此位数内操作。在此例子中，前四个MSBDAC来源可被预设用于小采样信号或被跳过。因此，可跳过前四个转换步骤即MSB到MSB-3在检测到能够引起搜索范围变窄的小信号样本之后。在此例子中，在新转换阶段序列530期间，九个最低有效位LSB输出528显现为前九个输出位536。本文中，SARADC如来自图4的SARADC400仍然能够发现与采样信号的输出数字表示相同的值，因为小信号表示将为相同的。本质上，在SARADC在转换阶段中执行对分搜索时，需要‘N’个转换步骤以完成搜索图5中示出的例子为14位SARADC，其通常将需要14个转换步骤并且每个转换步骤输出决策位d[13：0]。根据本发明的一些例子，前几个DAC来源可在转换阶段开始时切换或预设，这产生在新转换阶段序列530末尾的额外转换循环如剩余五位534。这些额外转换循环可用于任何合适目的。相比之下，本发明的例子可提供额外转换循环以供使用，比如重复最后决策和对它们取平均值，以便降噪例如4个额外转换循环提供6dB的ADC热噪声抑制以便增强SARADC的SNR性能。在一个例子中，ADC额外转换循环可用于比较器的偏移的背景校准。现参看图6，示出根据本发明的例子实施例的改进的SARADC的例子流程图600。SARADC的例子流程图600在602开始，并且采样阶段在604开始。在追踪阶段中，追踪模拟输入信号，并且将其电压值提供至追踪和保持电路TH。在606，TH电路使追踪阶段停止并且保持信号值V采样。根据本发明的例子，范围检测器RD例如图4的信号水平范围检测器电路470在608确定|V采样|是否小于Vth。如果在608确定为|V采样|≥Vth，则流程图移动到610并且开始第一步骤到第N步骤操作的正常逐次逼近转换阶段。在612，RD和SAR控制器输出位的输出在相同转换阶段中组合，并且数字输出位映射成比如预定义形式。然而，如果在608确定为|V采样|＜Vth，则流程图移动到614，其中跳过前‘M’个转换步骤并且前‘M’个DAC单元MSB到MSB-M+1设定成平衡模式。随后，转换阶段从N-M步骤开始，直至第N步骤为止。在612，RD和SAR控制器经修改输出位的输出在相同转换阶段中组合，并且数字输出位映射成比如预定义形式。在616，做出关于SARADC操作是否完成的确定，并且如果确定，则流程图在618结束。如果ADC的操作不停止，则流程图循环回到604。现参看图7，框图示出根据本发明的例子调适的FMCW雷达单元700。FMCW雷达单元700包括耦接到射频RF收发器和同步电路720信号处理电路的一个或多个发射器天线710和一个或多个接收器天线712。RF收发器和同步电路720连接到处理雷达信号的微处理器IC750。在一些例子中，雷达功能可借助包括的多个单独IC操作。在发射器意义上，微处理器IC750包括经由串并行接口SPI将控制信号提供到波形产生器的数字控制和信号处理单元。波形产生器提供信号来控制锁相回路PLL，该锁相回路包括用于输出经调制的高频信号732的压控振荡器VCO电路726。然后，任选地将经调制的高频信号732传递到倍频器如果VCO产生的信号不处于FMCW雷达单元的工作频率。PLLVCO726或倍频器的高频输出被传递到一个或多个相应放大器和功率放大器722，其中该高频输出被放大且传送到一个或多个传输器天线710。在此例子中，在一个或多个接收器天线712处从物体车辆702和自行车704接收二个雷达信号。如所示出，在此例子中，来自车辆702的回波信号比来自自行车704的回波信号大得多。接收的雷达信号被传递到包括低噪声放大器LNA的一个或多个接收器电路730，在该低噪声放大器LNA中接收的雷达信号被放大、被传递到下混频器，在该下混频器中该接收的雷达信号与从PLLVCO726输出的经调制的高频信号732混频。降频转换的接收的雷达信号被输入到包括带通滤波器和一个或多个增益放大器以及根据本发明的例子调适的SARADC740的可编程基带电路。来自SARADC740的数字输出经由PDC和串行接口734被输入736到在微处理器IC750中的数字控制和信号处理单元用于处理。尽管在此例子中示出FMCW雷达单元，但可以设想，可采用由雷达单元采用的其它调节格式，如脉冲模式、超宽带宽UWB等。现参看图8，示出根据本发明的例子实施例的可在图7的雷达单元中使用的一个测量循环中啁啾序列的例子。在利用快速啁啾的汽车雷达系统的情形下，范围和速度测量是基于比较发射的信号啁啾732的序列与对应反射信号，如图7中的回波信号714、716。啁啾812、816中的每个序列可由大量啁啾例如64个或更多个啁啾构成。由于一个啁啾序列的持续时间短～10ms，所以在此时段期间可假定目标到雷达单元的相对距离为固定的。因此，也假定反射信号的强度为恒定的。在第一啁啾序列812和第二啁啾序列816中的第一啁啾信号818可专用于用来估计雷达反射信号强度的导频啁啾。当在第一啁啾序列812中检测到如由ADC和数字信号处理电路处理的小反射信号例如最大信号水平＜-25dBFS时，前几个MSBDAC单元例如前4个或5发可设定成平衡位置。因此，在此例子中，在相同啁啾序列中即，在第一啁啾序列812和第二啁啾序列816内的其余测量期间，SARADC在其转换阶段中跳过切换前几个MSBDAC单元。在这一示出的例子中，假定可在相应啁啾序列之间的等待时段814中利用信号处理时间。在此情况下，不需要具有如图4所示的专用检测电路范围检测器。在此例子中，在此时间段例如第一啁啾信号818的持续时问ADC自身用作检测电路。ADC的数字输出可由简单数字信号处理单元处理，以获得输入信号的最大振幅水平的决策。如图9所示，在SARADC内部的DAC受SAR控制器控制，以便产生在转换阶段期间与采样信号值比较的模拟信号。可使用切换电容器类型电路900与例如已知的多个加权的电容性DAC单元910构建DAC。在本发明的一些例子中，SARADC可被配置成使得SAR控制器和数字输出信号展现非二进制到二进制代码映射，使得输出能够根据预设和或跳过的MSB位的数量来调适。在此例子中，在SARADC的信号处理器中采用的搜索算法可不仅受限于二进制转换，而是可支持非二进制转换例如，使用已知方法以1.8倍步来按比例调整。然而，在应用三态-1，0，1方法时，MSB的第一耦接需要转化映射成被传递到遵循ADC的数字电路的二进制数据。范围检测电路如图4的范围检测电路470的一个例子实施方案在图10中示出。范围检测器电路将采样信号在一些实例中可为来自主TH电路或在其它例子中来自其自身的TH电路的一个信号与参考电压例如Vth_高、Vth_低中的一个或多个比较并且将此信息传递到SAR控制器和数字信号重构块例如如图4所示。在一些例子中，这种信息的传递可被配置成紧接在追踪阶段之后和在开始SARADC的转换之前发生。举例来说，范围检测电路1000实施确定包括二个阈值水平-Vth+Vcm1012和+Vth+Vcm1014的参考电流1002。通常，SARADC将具有输入全范围VFS在-12*VFS+Vcm和+12*VFS+Vcm之间的差分输入，其中Vcm为具有某些固定值的共模电压。在单端输入的情况下，则一个阈值为足够的。在一些例子中，电阻梯型网络1004可用于实施一个、两个或更多个阈值水平，如所示。在此SARADC中，引入辅助范围检测路径以例如使用在第一转换循环中的二个比较器1030、1032比较采样振幅水平与二个但在其它例子中，可使用更多阈值预定义参考水平。产生预定义参考水平例如阈值以与采样信号值比较，以便具有关于采样信号值的值的粗略概念例如其是否小或大。比较器输出被发送到编码器电路1040，该编码器电路1040输出DAC控制位以预设对应DACMSB单元。在一些例子中，范围检测电路可被实施为具有二个检测水平的闪存ADC；可根据具体系统的需要来选择检测阈值。在一些例子中，可重新配置检测阈值。在一些例子中，例如在使预设MSB位的数量具有适应性时，检测水平的数量可大于二。现参看图11，示出根据本发明的例子实施例的检测信号强度的替代方法，该替代方法通过在每个转换阶段中监测SARADC的前几个比较器决策来检测采样信号水平1114、1120。在本发明的此例子中，这类信号强度检测可在数字域中实现，而无需额外模拟范围检测路径，如图4中的额外模拟范围检测路径417。在采样信号的每个转换阶段的结尾，在1119重置DAC并且通过TH电路再次采样输入信号。如所示出，如果在转换阶段中的一个的中第一比较器决策具有这些代码模式[1，0，0，0，0]1118或[0，1，1，1，1]1122中的任一个，则系统可被配置成固有地知道采样信号水平1114、1120小到足以被视为小信号，即在被视为小信号范围的范围1130内。本文中，数字‘0’或‘1’表示被传递到SAR控制器和经处理以便产生数字控制信号的比较器决策，该数字控制信号控制DAC输出比信号Vdac的前一值高或低的信号Vdac。第一波形1150示出在一个转换阶段中常规SARADC转换序列的第一采样输入信号和相关联DAC输出波形。第二波形1160示出在检测前4个比较器决策具有如a中所示的模式[1，0，0，0]之后，针对小采样信号重置前4个MSBDAC单元的情况下和根据本发明的此例子的SARADC的第一采样输入信号和相关联DAC输出波形。因此，在此例子中，SAR控制器可经编程以隐含地识别ADC正在转换小采样信号并且响应于检测到的小信号，前几个MSBDAC单元可针对所选择的MSB重置为平衡状态或保持中间状态，并且然后前几个MSBDAC单元的权重不在输出数字代码映射中使用。图12示出在转换小水平输入信号时，根据本发明的例子调适的SARADC的＞20dB性能改进的图例1200。图例1200示出最大水平突波以dBFS为单位1202与输入信号水平以dBFS为单位1204。第一组结果1210示出在前四个MSB中具有0.1％DAC权重映射误差的情况下常规SARADC的性能。第二组结果1220示出根据本发明的例子的SARADC的性能，同样在前四个MSB中具有0.1％权重误差。此第二组结果1220示出优于输入信号水平小于-25dBFS的第一组结果1210中常规SARADC至少20dB性能。第三组结果1230示出无DAC权重误差的常规SARADC的性能，其中在此模拟中突波水平受到噪声限制。因此，对于输入信号＜-25dBFS，观察到根据本发明的例子的SARADC的小信号线性度性能类似于理想情况。因此，在ADC转换的前景或后景中采用的已知SARADC校准技术和在模拟或数字域中采用的校正技术都未能充分解决或减轻DAC单元错配问题。这些技术的效果取决于校正装置的测量精确度和非理想性。这些解决方案不能解决由于校准缺陷引起的性能参差的问题和如何处理必然劣化ADC小信号线性度的其余DNL误差。然而，本发明的例子提出解决DAC错配问题的不同方法，具体集中于增强ADC小信号线性度。在一些例子中，通过使用适应性转换技术，可基本上消除较大DAC单元的错配误差对小信号线性度的影响。有利的是，本发明的例子不劣化ADC的正常转换速度和噪声性能。在本发明的一些例子中，使用可编程阈值使得SARADC能够采用适应性转换方案。以此方式，比如‘在运行中’，SARADC可被配置或重新配置成对MSBDAC单元的错配不灵敏。可替换的是，在一些例子中，采用的阈值可为预定义值。尽管参考用于比如汽车安全系统的雷达单元描述本发明的例子，但可以设想本文所描述的概念可适用于其它应用，如用于机器人或无人机的雷达。在前述说明书中，已参考本发明的实施例的具体例子描述了本发明。然而，显而易见的是，可在不脱离如所附权利要求书中所阐明的本发明的范围的情况下在本文中作出各种修改和变化，并且权利要求不限于上文所描述的具体例子。如本文所论述的连接可是适合于从相应节点、单元或集成电路装置传送信号或将信号传送到相应节点、单元或集成电路装置的任何类型的连接。因此，除非以其它方式暗示或陈述，否则连接可以是例如直接连接或间接连接。另外，多个连接可换为串行或以时间多路复用方式传送多个信号的单个连接。同样，携载多个信号的单一连接可被分成携载这些信号的子集的各种不同连接。因此，存在用于传送信号的许多选择方案。本领域的技术人员应认识到，本文所描绘的架构仅为示例性的，并且实际上，可实施实现相同功能性的许多其它架构。实现相同功能性的组件的任何布置有效地‘相关联’，使得实现所需功能性。因此，本文中经组合以实现特定功能性的任何两个组件都可被视为彼此‘相关联’，使得实现所需功能性，而不管架构或中间组件如何。同样，如此相关联的任何两个组件也可被视为彼此“可操作地连接”或“可操作地耦接”来实现所需功能性。此外，本领域的技术人员应认识到，上文所描述的操作之间的界限仅仅是说明性的。多个操作可组合成单个操作，单个操作可分散于额外的操作中，并且操作的执行可在时间上至少部分地重合。此外，替代实施例可包括特定操作的多个例子，并且在各种其它实施例中操作的次序可更改。而且举例来说，在一个实施例中，所示例子可被实施为位于单个集成电路上或同一装置内的电路。可替换的是，电路和或组件例子可实施为以合适的方式与彼此互连的任何数目的单独集成电路或单独装置。因此，说明书和附图应被视为具有说明性意义而非限制性意义。在权利要求书中，圆括号中的任何附图标记不应被解释为限制权利要求。词语‘包括comprising’不排除除权利要求中所列的那些元件或步骤之外的其它元件或步骤的存在。此外，如本文所用，术语‘一a或an’被限定为一个或多于一个。另外，权利要求书中对如“至少一个”和“一个或多个”等介绍性短语的使用不应被解释为暗示由不定冠词“一”引入的另一权利要求要素将包含这类引入的权利要求要素的任何特定权利要求限于仅包含一个这类要素的发明，即使是在相同权利要求包括介绍性短语“一个或多个”或“至少一个”和不定冠词如“一”时也如此。上述同样适用于定冠词的使用。除非另有陈述，否则如‘第一’和‘第二’等术语用于任意地区别这类术语所描述的元件。因此，这些术语未必意图指示这类元件的时间上的优先级或其它优先级。在彼此不同的权利要求项中叙述某些措施的这一单纯事实并不指示不能使用这些措施的组合来获得优势。

权利要求：1.一种逐次逼近寄存器SAR模数转换器ADC400，其特征在于，包括：模拟输入信号410；ADC核心414，所述ADC核心414被配置成接收所述模拟输入信号410并且包括：位于反馈路径中的数模转换器DAC430；和SAR控制器418，所述SAR控制器418被配置成控制所述DAC430的操作，其中所述DAC430包括被布置成将来自所述SAR控制器418的数字代码转换成模拟形式的多个DAC单元；数字信号重构电路450，所述数字信号重构电路450被配置成将来自所述SAR控制器418的所述数字代码转换成二进制形式；输出端，所述输出端耦接到所述数字信号重构电路450并且被配置成提供数字数据输出460；其中所述SARADC400特征在于：其中所述DAC430能够被配置成支持至少两种映射模式，包括小信号映射操作模式；并且所述SAR控制器418被配置成鉴别何时所述接收的模拟信号为小信号水平，并且响应于此而重新配置所述DAC430和所述数字信号重构电路450从而以所述小信号映射操作模式操作。2.根据权利要求1所述的SARADC400，其特征在于，所述SAR控制器418被配置成响应于观察来自比较器416的初始多个决策输出，确定所述模拟输入信号410是否为在特定范围内的小信号，以确定所述采样模拟输入信号410的信号强度。3.根据权利要求1或权利要求2所述的SARADC400，其特征在于，所述SARADC400被配置成以时间多路复用方式操作并且所述SAR控制器418被配置成分析在接收的信号的一个啁啾序列中的第一啁啾以便检测所述采样模拟输入信号410的信号强度和使用此信息用于转换后续啁啾。4.根据权利要求1所述的SARADC400，其特征在于，进一步包括辅助信号水平检测路径417，所述辅助信号水平检测路径417包括信号水平范围检测器电路470，所述信号水平范围检测器电路470耦接到所述多路复用器412和所述SAR控制器418并且被布置成确定所述采样模拟输入信号410的信号强度，并且响应于此而告知所述SAR控制器418和所述数字信号重构电路450。5.根据权利要求4所述的SARADC400，其特征在于，所述SAR控制器418被配置成适应性地设定由所述信号水平范围检测器电路470应用的一个或多个阈值，以影响所述DAC430和所述数字信号重构电路450何时采用所述小信号映射操作模式。6.根据在前的任一项权利要求所述的SARADC400，其特征在于，所述ADC核心414包括：多路复用器412，所述多路复用器412被配置成接收所述模拟输入信号410；追踪和保持TH电路413，所述追踪和保持TH电路413耦接到所述多路复用器412的输出端并且被配置成周期性地对所述模拟输入信号410进行采样；和比较器电路416，所述比较器电路416耦接到所述TH电路413并且被配置成接收所述采样模拟输入信号410和所述DAC输出信号的差值V采样-VDAC，并且将所述差值与一个或多个阈值水平比较。7.根据权利要求6所述的SARADC400，其特征在于，所述SAR控制器418被配置成响应于鉴别来自所述比较器416的所述输出在所述SARADC400的操作的转换阶段内展现用于所述初始多个决策的代码模式，确定所述模拟输入信号410是否为在特定范围内的小信号。8.一种电子装置，其特征在于，包括具有逐次逼近寄存器SAR模数转换器ADC400的基带电路，所述逐次逼近寄存器SAR模数转换器ADC400包括：模拟输入信号410；ADC核心414，所述ADC核心414被配置成接收所述模拟输入信号410并且包括：位于反馈路径中的数模转换器DAC430；和SAR控制器418，所述SAR控制器418被配置成控制所述DAC430的操作，其中所述DAC430包括被布置成将来自所述SAR控制器418的数字代码转换成模拟形式的多个DAC单元；数字信号重构电路450，所述数字信号重构电路450被配置成将来自所述SAR控制器418的所述数字代码转换成二进制形式；输出端，所述输出端耦接到所述数字信号重构电路450并且被配置成提供数字数据输出460；其中所述SARADC400特征在于：其中所述DAC430能够被配置成支持至少两种映射模式，包括小信号映射操作模式；并且所述SAR控制器418被配置成鉴别何时所述接收的模拟信号为小信号水平，并且响应于此而重新配置所述DAC430和所述数字信号重构电路450从而以所述小信号映射操作模式操作。9.根据权利要求8所述的电子装置，其特征在于，所述电子装置为包括至少一个天线的雷达单元300，所述至少一个天线耦接到至少一个射频电路，所述至少一个射频电路被配置成接收并且降频转换接收的雷达信号，其中所述雷达单元300包括具有所述SARADC400的基带电路。10.一种用于在逐次逼近寄存器SAR模数转换器ADC400中将接收的模拟信号数字化成输出数字形式的方法600，其特征在于，所述方法包括：接收并且采样604模拟输入信号410；通过SAR控制器418控制数模转换器DAC430的操作，所述数模转换器DAC430位于所述SARADC400的反馈路径中并且包括多个DAC单元；通过所述DAC430将来自所述SAR控制器418的数字代码转换成模拟形式；接收所述采样模拟输入信号410和所述数字代码的所述模拟形式的差值V采样-VDAC；由数字信号重构电路450提供数字数据输出460其中所述方法600特征在于：由所述DAC430支持至少两种映射模式，包括小信号映射操作模式；和鉴别608何时所述接收的模拟输入信号410为小信号水平，并且响应于此而重新配置614所述DAC430和所述数字信号重构电路450从而以所述小信号映射操作模式操作。

百度查询： 恩智浦有限公司 逐次逼近寄存器模数转换器、电子装置和其方法