首页 专利交易 科技果 科技人才 科技服务 国际服务 商标交易 会员权益 IP管家助手 需求市场 关于龙图腾
 /  免费注册
到顶部 到底部
清空 搜索

纳米CMOS工艺下一种基于DICE版图交织加固单元的SRAM实现方法 

买专利卖专利找龙图腾,真高效! 查专利查商标用IPTOP,全免费!专利年费监控用IP管家,真方便!

申请/专利权人:中国人民解放军国防科技大学

摘要:本发明公开了纳米CMOS工艺下一种基于DICE版图交织加固单元的SRAM实现方法,包括SRAM结构,SRAM结构包括时钟控制模块、第一行译码器、第二行译码器、列译码器、第一存储阵列、第二存储阵列、第三存储阵列、第四存储阵列,第一存储阵列、第二存储阵列、第三存储阵列、第四存储阵列内均设置DICE单元,本发明提出了新的版图级加固方法:把两个DICE单元相互穿插,拉大敏感节点距离。大大降低了粒子轰击到多个敏感节点的造成多位翻转的概率;入射的角度改变会使得重粒子入射时轨迹经过了多个敏感节点,造成多个敏感节点翻转。此结构能使入射的角度改变造成的多个敏感节点翻转有效的恢复。

主权项:1.纳米CMOS工艺下一种基于DICE版图交织加固单元的SRAM实现方法,包括SRAM结构,其特征在于:所述SRAM结构包括时钟控制模块1、第一行译码器2、第二行译码器3、列译码器4、第一存储阵列5、第二存储阵列6、第三存储阵列7、第四存储阵列8,所述时钟控制模块1分别连接第一行译码器2和列译码器4,所述第一行译码器2分别连接第二行译码器3和第三行译码器9,所述列译码器分4别连接第一列选择器10和第二列选择器11,所述第一列选择器10连接第一存储阵列5,所述第二列选择器11连接第二存储阵列6,所述第三行译码器9分别连接第一存储阵列5和第二存储阵列6,所述第二行译码器3分别连接第三存储阵列7和第四存储阵列8。

全文数据:

权利要求:

百度查询: 中国人民解放军国防科技大学 纳米CMOS工艺下一种基于DICE版图交织加固单元的SRAM实现方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。

相关技术
相关技术
相关技术
相关技术